專利名稱:錯(cuò)誤登記方法及相應(yīng)的寄存器的制作方法
背景技術(shù)：
本發(fā)明起因于與獨(dú)立權(quán)項(xiàng)的現(xiàn)有技術(shù)中已知的特征相一致的、將對(duì)一個(gè)雙計(jì)算機(jī)系統(tǒng)的數(shù)據(jù)和/或指令的訪問(wèn)延時(shí)的方法以及相應(yīng)的延時(shí)裝置。在未來(lái)的應(yīng)用中，特別是在汽車或工業(yè)制品領(lǐng)域，諸如在機(jī)械領(lǐng)域和自動(dòng)化領(lǐng)域中，越來(lái)越多地將基于微處理器或者基于計(jì)算機(jī)的控制和調(diào)節(jié)系統(tǒng)用于安全性重要的應(yīng)用。這時(shí)，雙計(jì)算機(jī)系統(tǒng)或者雙處理器系統(tǒng)(雙核)是目前安全性重要的應(yīng)用中常用的計(jì)算機(jī)系統(tǒng)，特別是車輛，諸如防阻塞系統(tǒng)、電子穩(wěn)定性程序(ESP)、線控操作系統(tǒng)，如線控驅(qū)動(dòng)或線控駕駛或線控煞車等等或者其他聯(lián)網(wǎng)系統(tǒng)。為了滿足將來(lái)的應(yīng)用對(duì)安全性的這些高要求，要求強(qiáng)有力的錯(cuò)誤機(jī)理和錯(cuò)誤處理機(jī)構(gòu)，特別是，為了應(yīng)對(duì)例如在計(jì)算機(jī)系統(tǒng)半導(dǎo)體結(jié)構(gòu)小型化時(shí)出現(xiàn)的瞬態(tài)錯(cuò)誤。這時(shí)，相對(duì)困難的是保護(hù)核的自身，亦即處理器。對(duì)此的一個(gè)解決方案是，如上所述，用雙計(jì)算機(jī)系統(tǒng)或者雙核系統(tǒng)來(lái)進(jìn)行錯(cuò)誤檢測(cè)。但是，在這樣雙計(jì)算機(jī)系統(tǒng)中一個(gè)問(wèn)題是，數(shù)據(jù)的比較，特別是錯(cuò)誤識(shí)別用輸出數(shù)據(jù)的比較，只能在輸出時(shí)或輸出后進(jìn)行。就是說(shuō)，在保證該數(shù)據(jù)和/或指令是正確的之前，數(shù)據(jù)已經(jīng)被引到外部匯集點(diǎn)，即例如一個(gè)用數(shù)據(jù)總線或者指令總線連接的組件，諸如存儲(chǔ)器或者其他輸入/輸出部件。這可能導(dǎo)致對(duì)錯(cuò)誤數(shù)據(jù)和/或指令的訪問(wèn)，亦即寫操作和/或讀操作，特別是在對(duì)存儲(chǔ)器訪問(wèn)中出錯(cuò)。由于這個(gè)問(wèn)題，在重建確定的系統(tǒng)狀態(tài)時(shí)出現(xiàn)錯(cuò)誤或者只有用非常高的代價(jià)才能實(shí)現(xiàn)重建時(shí)排除出錯(cuò)的后果，在出錯(cuò)中斷后產(chǎn)生正確的數(shù)據(jù)，在崩潰后重新使一個(gè)系統(tǒng)準(zhǔn)備就緒，以及在電路上回到原始狀態(tài)(這被更寬泛地概括為“恢復(fù)(Recovery)”)。這樣的錯(cuò)誤可以通過(guò)該雙計(jì)算機(jī)系統(tǒng)的至少一個(gè)計(jì)算機(jī)的寫操作和/或讀操作形式的訪問(wèn)導(dǎo)致整個(gè)系統(tǒng)和連接于其上的單元出錯(cuò)，更加困難的是無(wú)法確定其中哪一個(gè)數(shù)據(jù)和/或指令發(fā)生了錯(cuò)誤的變化。
雙處理器系統(tǒng)只能識(shí)別已經(jīng)出現(xiàn)的錯(cuò)誤，但是不能提供引出有效的錯(cuò)誤處理。由于半導(dǎo)體結(jié)構(gòu)逐漸縮小，與穩(wěn)態(tài)錯(cuò)誤相比，瞬態(tài)錯(cuò)誤的出現(xiàn)頻率急劇增大，所以為了提高將來(lái)系統(tǒng)的可用性，需要有效的錯(cuò)誤處理。
因此，本發(fā)明任務(wù)是，解決所述問(wèn)題并提高可用性。

發(fā)明內(nèi)容本發(fā)明旨在提供一種錯(cuò)誤登記方法、給雙計(jì)算機(jī)系統(tǒng)分配的寄存器以及相應(yīng)的雙計(jì)算機(jī)系統(tǒng)，其中，在該寄存器中信息以位的形式存放，該雙計(jì)算機(jī)系統(tǒng)包括一個(gè)錯(cuò)誤識(shí)別機(jī)構(gòu)，寄存器中的位最好作為錯(cuò)誤位代表錯(cuò)誤識(shí)別機(jī)構(gòu)的至少一個(gè)錯(cuò)誤信號(hào)。
最好這樣形成該寄存器，使得該錯(cuò)誤識(shí)別機(jī)構(gòu)可以設(shè)置一個(gè)相應(yīng)的錯(cuò)誤位，且該錯(cuò)誤位可以由雙計(jì)算機(jī)系統(tǒng)重新清除，其中，該寄存器包含在雙計(jì)算機(jī)系統(tǒng)的一個(gè)計(jì)算機(jī)中，或者插入在雙計(jì)算機(jī)系統(tǒng)一個(gè)計(jì)算機(jī)的存儲(chǔ)區(qū)中。
最好僅根據(jù)一個(gè)最初的錯(cuò)誤設(shè)置該寄存器中的一個(gè)錯(cuò)誤位。接著，最好將多個(gè)錯(cuò)誤信號(hào)結(jié)合為一個(gè)統(tǒng)一的錯(cuò)誤信號(hào)，并通過(guò)該統(tǒng)一的錯(cuò)誤信號(hào)引發(fā)一個(gè)中斷。
最好在雙計(jì)算機(jī)系統(tǒng)中為每個(gè)計(jì)算機(jī)設(shè)置一個(gè)寄存器，其中，在一個(gè)實(shí)施例中雙計(jì)算機(jī)系統(tǒng)的兩個(gè)計(jì)算機(jī)都以一個(gè)時(shí)鐘偏移工作，寄存器中錯(cuò)誤位的設(shè)置也以這個(gè)時(shí)鐘偏移進(jìn)行。
最好為每個(gè)計(jì)算機(jī)設(shè)置一個(gè)寄存器，并通過(guò)每個(gè)統(tǒng)一的錯(cuò)誤信號(hào)引發(fā)一個(gè)中斷，其中，中斷以該時(shí)鐘偏移引發(fā)，在雙計(jì)算機(jī)系統(tǒng)的錯(cuò)誤登記方法中，在識(shí)別出一個(gè)錯(cuò)誤時(shí)在寄存器中設(shè)置至少一個(gè)錯(cuò)誤位，對(duì)該至少一個(gè)寄存器進(jìn)行求值，并根據(jù)錯(cuò)誤位在寄存器中的位置進(jìn)行錯(cuò)誤處理，或者對(duì)該至少一個(gè)寄存器進(jìn)行求值，并根據(jù)該寄存器中的錯(cuò)誤位進(jìn)行錯(cuò)誤處理，并在錯(cuò)誤處理之后重新使該寄存器復(fù)位或清除。
本發(fā)明的其他好處與結(jié)構(gòu)上的優(yōu)點(diǎn)可從實(shí)施例的描述及權(quán)項(xiàng)的特征中看出。
下面將參照附圖對(duì)本發(fā)明作詳細(xì)說(shuō)明。
其中，圖1表示帶有本發(fā)明的延時(shí)裝置的雙計(jì)算機(jī)系統(tǒng)或雙處理器系統(tǒng)；圖2表示本發(fā)明的延時(shí)裝置的第一實(shí)施例；圖3表示本發(fā)明的延時(shí)裝置的第二實(shí)施例；圖4表示多路復(fù)用模塊，特別是本發(fā)明的延時(shí)裝置的一個(gè)可靠的多路復(fù)用器；圖5表示錯(cuò)誤登記用的寄存器及其功能。
下面根據(jù)實(shí)施例對(duì)本發(fā)明作詳細(xì)說(shuō)明。
具體實(shí)施方式圖1表示帶有第一計(jì)算機(jī)100(尤其是主計(jì)算機(jī))和第二計(jì)算機(jī)101(尤其是從計(jì)算機(jī))的雙計(jì)算機(jī)系統(tǒng)。這時(shí)，整個(gè)系統(tǒng)由一個(gè)可以預(yù)先給定的時(shí)鐘或可以預(yù)先給定的時(shí)鐘周期(clock cycle)CLK驅(qū)動(dòng)。通過(guò)計(jì)算機(jī)100的時(shí)鐘輸入端CLK1，并通過(guò)計(jì)算機(jī)101的時(shí)鐘輸入端CLK2引入時(shí)鐘。此外，在這個(gè)雙計(jì)算機(jī)系統(tǒng)中，例如包含錯(cuò)誤識(shí)別用的專門特征，其中，第一計(jì)算機(jī)100及第二計(jì)算機(jī)101帶有一個(gè)時(shí)間偏移，特別是一個(gè)可以預(yù)先給定的時(shí)間偏移，或帶有一個(gè)可以預(yù)先給定的時(shí)鐘偏移。一個(gè)時(shí)間偏移的每個(gè)任意時(shí)間都是可以預(yù)先給定的，而且對(duì)于該時(shí)鐘周期的偏移的每個(gè)任意時(shí)鐘也是可以預(yù)先給定的。這可以是時(shí)鐘周期的一個(gè)整數(shù)偏移，但正如在此例中所表示的，例如，同樣也可以是1.5個(gè)時(shí)鐘周期的偏移，這里第一計(jì)算機(jī)100剛好在第二計(jì)算機(jī)101之前1.5個(gè)時(shí)鐘周期工作，被分別驅(qū)動(dòng)。通過(guò)這個(gè)偏移可以避免同時(shí)鐘錯(cuò)誤，即所謂共模錯(cuò)誤，該計(jì)算機(jī)或者處理器，亦即雙核系統(tǒng)的核受到同類型的干擾，因而仍舊無(wú)法識(shí)別。就是說(shuō)，通過(guò)偏移使計(jì)算機(jī)在程序進(jìn)行的不同時(shí)刻遭受這樣的同時(shí)鐘錯(cuò)誤，據(jù)此使該兩個(gè)計(jì)算機(jī)受不同的作用，以使錯(cuò)誤變得可以識(shí)別。相比之下，若沒(méi)有時(shí)鐘偏移，同類型的錯(cuò)誤作用也許無(wú)法識(shí)別，需要避免這一點(diǎn)。為了在雙計(jì)算機(jī)系統(tǒng)中在時(shí)間上或者時(shí)鐘上實(shí)現(xiàn)這個(gè)偏移，尤其是1.5個(gè)時(shí)鐘周期的偏移，設(shè)置了偏移模塊112至115。
為了識(shí)別上述同時(shí)鐘錯(cuò)誤，系統(tǒng)設(shè)計(jì)成例如在一個(gè)預(yù)先給定的時(shí)間偏移或者時(shí)鐘偏移上工作，特別是1.5個(gè)時(shí)鐘周期，亦即，當(dāng)一個(gè)計(jì)算機(jī)例如計(jì)算機(jī)100直接請(qǐng)求一個(gè)組件、特別是外部組件103和104時(shí)，第二計(jì)算機(jī)101剛好延時(shí)1.5個(gè)時(shí)鐘周期后再這樣做。在這種情況下，為了產(chǎn)生所希望的1.5個(gè)周期，亦即1.5個(gè)時(shí)鐘周期的延遲，計(jì)算機(jī)101向時(shí)鐘輸入端CLK2饋送反相時(shí)鐘。因此，計(jì)算機(jī)的上述接口必須通過(guò)總線將其數(shù)據(jù)或指令延遲一個(gè)上述時(shí)鐘周期，亦即這里的1.5個(gè)時(shí)鐘周期，為此，如上所述設(shè)置偏移或延遲模塊112至115。除了兩個(gè)計(jì)算機(jī)或者處理器100和101之外還設(shè)置組件103和104，它們通過(guò)由總線導(dǎo)線116A、116B和116C組成的總線116以及由總線導(dǎo)線117A和117B組成的總線117連接兩個(gè)計(jì)算機(jī)100和101。這時(shí)，117是指令總線，其中117A稱為指令地址總線，而117B稱為部分指令(數(shù)據(jù))總線。地址總線117A通過(guò)指令地址接口IA1(指令地址1)與計(jì)算機(jī)100連接，并通過(guò)指令地址接口IA2(指令地址2)與計(jì)算機(jī)101連接。指令本身通過(guò)部分指令總線117B傳輸，它通過(guò)指令接口I1(指令1)與計(jì)算機(jī)100連接，并通過(guò)指令接口I2(指令2)與計(jì)算機(jī)101連接。在這個(gè)由117A和117B組成的指令總線117中，中間接入組件103，例如，指令存儲(chǔ)器，特別是可靠的指令存儲(chǔ)器等。這個(gè)組件，特別是在此例中作為指令存儲(chǔ)器，也由時(shí)鐘CLK驅(qū)動(dòng)。除此之外，數(shù)據(jù)總線用116表示，它包括一個(gè)數(shù)據(jù)地址總線或者數(shù)據(jù)地址導(dǎo)線116A和數(shù)據(jù)總線或者數(shù)據(jù)導(dǎo)線116B。這時(shí)，116A亦即數(shù)據(jù)地址導(dǎo)線通過(guò)數(shù)據(jù)地址接口DA1(數(shù)據(jù)地址1)與計(jì)算機(jī)100連接，并通過(guò)數(shù)據(jù)地址接口DA2(數(shù)據(jù)地址2)與計(jì)算機(jī)101連接。同樣，數(shù)據(jù)總線或者數(shù)據(jù)導(dǎo)線116B通過(guò)數(shù)據(jù)接口DO1(數(shù)據(jù)輸出1)和數(shù)據(jù)接口DO2(數(shù)據(jù)輸出2)與計(jì)算機(jī)100或計(jì)算機(jī)101連接。此外數(shù)據(jù)導(dǎo)線116C屬于數(shù)據(jù)總線116，它通過(guò)數(shù)據(jù)接口DI1(數(shù)據(jù)輸入1)和數(shù)據(jù)接口DI2(數(shù)據(jù)輸入2)分別與計(jì)算機(jī)100或計(jì)算機(jī)101連接。在這個(gè)由導(dǎo)線116A、116B和116C組成數(shù)據(jù)總線116之間接入組件104，例如數(shù)據(jù)存儲(chǔ)器，特別是可靠的數(shù)據(jù)存儲(chǔ)器等。此例中也向組件104提供時(shí)鐘CLK。
這時(shí)，代表任意組件的組件103和104通過(guò)數(shù)據(jù)總線和/或指令總線與雙計(jì)算機(jī)系統(tǒng)的計(jì)算機(jī)連接，相應(yīng)地，通過(guò)對(duì)雙計(jì)算機(jī)系統(tǒng)的數(shù)據(jù)和/或指令的關(guān)于寫操作和/或讀操作的訪問(wèn)可能獲得或者給出錯(cuò)誤的數(shù)據(jù)和/或指令。確切地說(shuō)，為了避免錯(cuò)誤，設(shè)置錯(cuò)誤識(shí)別發(fā)生器105、106和107，它們產(chǎn)生錯(cuò)誤識(shí)別(信號(hào))，諸如奇偶位或者其他出錯(cuò)代碼，諸如糾錯(cuò)碼，亦即ECC等。為此這時(shí)還設(shè)置相應(yīng)的錯(cuò)誤識(shí)別檢驗(yàn)裝置或者檢查裝置108和109，用以檢查各自的錯(cuò)誤識(shí)別，亦即例如奇偶位或者其他出錯(cuò)代碼，如ECC。
關(guān)于雙計(jì)算機(jī)系統(tǒng)中冗余實(shí)施的數(shù)據(jù)和/或指令的比較在比較器110和111中進(jìn)行，如圖1所示。但若現(xiàn)在存在時(shí)間偏移，特別是在計(jì)算機(jī)100和101之間存在時(shí)鐘或時(shí)鐘周期偏移，則不是由非同步雙處理器系統(tǒng)引起的，就是在同步的雙處理器系統(tǒng)中由同步中的錯(cuò)誤引起的，或者正如在這個(gè)特定的例子中，由錯(cuò)誤識(shí)別所要求的時(shí)間或時(shí)鐘周期偏移，特別是在這里的1.5個(gè)時(shí)鐘周期引起的，在這個(gè)時(shí)間或者時(shí)鐘偏移中，計(jì)算機(jī)(特別是這里的計(jì)算機(jī)100)可能在組件(特別是在外部組件，諸如這里的存儲(chǔ)器103或者104)中，以及對(duì)于其他用戶、執(zhí)行器或者傳感器寫入或讀取錯(cuò)誤的數(shù)據(jù)和/或指令。這樣還可能由于這些時(shí)鐘偏移而錯(cuò)誤地進(jìn)行寫訪問(wèn)來(lái)代替預(yù)定的讀訪問(wèn)。顯而易見(jiàn)，這個(gè)情況會(huì)導(dǎo)致整個(gè)系統(tǒng)出錯(cuò)，特別是在沒(méi)有清晰的指示哪一個(gè)數(shù)據(jù)和/或指令發(fā)生了錯(cuò)誤的改變的可能性，由此還會(huì)出現(xiàn)難以恢復(fù)的問(wèn)題。
為了解決這個(gè)問(wèn)題，如圖所示在數(shù)據(jù)總線導(dǎo)線中和/或在指令總線中連接延時(shí)裝置102。為清楚起見(jiàn)，只表示數(shù)據(jù)總線的接入。對(duì)于指令總線，這自然也同樣是可能的和可以設(shè)想的。該延時(shí)裝置102或延遲單元將訪問(wèn)延遲，這里特別是對(duì)存儲(chǔ)器的訪問(wèn)，以補(bǔ)償可能的時(shí)間或時(shí)鐘偏移，特別是在錯(cuò)誤識(shí)別時(shí)，例如通過(guò)比較器110和111，例如，至少到雙計(jì)算機(jī)系統(tǒng)產(chǎn)生錯(cuò)誤信號(hào)為止，由此，在雙計(jì)算機(jī)系統(tǒng)中進(jìn)行錯(cuò)誤識(shí)別。這時(shí)，可以實(shí)現(xiàn)不同的方案延遲寫和讀操作、只延遲寫操作，或者(盡管不推薦)延遲讀操作。這時(shí)，可以通過(guò)一個(gè)更改信號(hào)，特別是通過(guò)錯(cuò)誤信號(hào)，將延遲的寫操作變?yōu)樽x操作，以禁止錯(cuò)誤的寫。
圖2和3示出了延時(shí)裝置102的不同實(shí)現(xiàn)方式。該延時(shí)裝置即延遲單元102的目的是，在上述時(shí)間偏移或者時(shí)鐘周期偏移框架內(nèi)延遲訪問(wèn)，以對(duì)其進(jìn)行補(bǔ)償，特別是為了檢查計(jì)算機(jī)100對(duì)一個(gè)組件(特別是外部組件)的寫操作，從而達(dá)到相應(yīng)的數(shù)據(jù)和/或指令或該各自的地址的正確性。這時(shí)，延時(shí)裝置還可以用這樣的方法實(shí)現(xiàn)，即讓它們靠本身識(shí)別出錯(cuò)誤，而且通過(guò)錯(cuò)誤信號(hào)EO向外發(fā)信號(hào)，這點(diǎn)將參照?qǐng)D2和3再作較詳細(xì)的說(shuō)明。
圖2表示延時(shí)裝置，帶有兩個(gè)切換單元模塊201和200，特別是多路復(fù)用模塊、延遲部件204和檢查裝置或者測(cè)試裝置203，特別是TSC-檢查器。這時(shí)，該延時(shí)裝置由兩個(gè)分支組成，一個(gè)讀分支，對(duì)應(yīng)于多路復(fù)用器200下面的輸入路徑(下面的三個(gè)箭頭)，包括多路復(fù)用器201；以及一個(gè)寫分支，即多路復(fù)用器200上面的輸入路徑(上面的三個(gè)箭頭)。就是說(shuō)，該延時(shí)裝置由兩個(gè)路徑組成，特別是當(dāng)它們只延遲寫操作時(shí)，可以在該兩個(gè)路徑之間通過(guò)切換裝置(特別是多路復(fù)用器200)進(jìn)行切換。在一個(gè)路徑中，不延遲數(shù)據(jù)和/或指令，在這里是來(lái)自DO1(數(shù)據(jù)輸出1)的數(shù)據(jù)、相應(yīng)的地址，這里是DA1(數(shù)據(jù)地址1)和特別是這里附加的存儲(chǔ)器控制信號(hào)MC(存儲(chǔ)器控制)，在另一個(gè)分支中通過(guò)延遲部件204對(duì)其進(jìn)行延遲。兩個(gè)路徑之間的切換通過(guò)一個(gè)轉(zhuǎn)換信號(hào)，特別是讀/寫信號(hào)R/W或其反相信號(hào)，亦即由此引出的信號(hào)反相R/W(在圖2至4中為頂上帶橫畫的R/W即
R/W:)。
在寫分支，亦即帶有延遲部件204的分支中，如上所述在預(yù)先給定的延遲1.5個(gè)時(shí)鐘周期時(shí)，進(jìn)行例如兩個(gè)時(shí)鐘周期的延遲，從而長(zhǎng)于所需要的最小1.5個(gè)時(shí)鐘周期，以允許存儲(chǔ)器，使用相同的時(shí)鐘輸入端CLK。亦即，該延遲至少和所規(guī)定的時(shí)間偏移(在這里是1.5個(gè)時(shí)鐘周期)一樣大，但可以更大，如此例中那樣。為了形成一致性，均勻地延遲相關(guān)的地址和控制信號(hào)。對(duì)于指令總線也可以像針對(duì)數(shù)據(jù)總線(正如作為示例針對(duì)用DA1和DO1所表示的)所述的那樣設(shè)想。因此，這里的描述容易用于IA1的指令總線。
圖2和3中各連接線上的位數(shù)作了示范性的選擇，亦即，此例中建議用16位系統(tǒng)加上一個(gè)奇偶位(16位+1奇偶＝17位)。這時(shí)，轉(zhuǎn)換到諸如8、32、64位加奇偶位或者更寬的錯(cuò)誤識(shí)別等其他位寬度毫無(wú)問(wèn)題是可能的，并可以按照本發(fā)明去設(shè)想。同樣，對(duì)存儲(chǔ)器控制信號(hào)MC(存儲(chǔ)器控制)4位的選擇也是示范性的。同樣通過(guò)附加而結(jié)合進(jìn)來(lái)的R/W-反相位的數(shù)目5位，這時(shí)作為示例視為5位(4位+1反相R/W＝5位)。在切換模塊200下面的輸入分支(下面的三個(gè)箭頭，而且這里包括切換單元201)中，用切換模塊200使延遲旁路，亦即從旁引走，由轉(zhuǎn)換信號(hào)(特別是通過(guò)利用讀/寫信號(hào)R/W或由此引出的反相R/W)控制。在利用R/W(讀/寫信號(hào))時(shí)，該信號(hào)通過(guò)反相部件205變?yōu)榉聪嘧x/寫信號(hào)。該第二切換模塊，特別是第二多路復(fù)用器，將數(shù)據(jù)和/或指令(這里例如為數(shù)據(jù))重新匯總到一起，同樣由這個(gè)信號(hào)，特別是讀/寫信號(hào)R/W及其反相信號(hào)控制。這里正如下面描述的，最好從延遲路徑，亦即在延遲部件204后面取出信號(hào)。
因此，最好選擇延遲后的讀/寫信號(hào)R/W或由此反相的反相R/W(＝
R/W:)，因?yàn)椴蝗灰苍S在其他連接的信號(hào)出現(xiàn)之前，一個(gè)訪問(wèn)(特別是寫訪問(wèn))會(huì)在未達(dá)到所要求的從例如第二時(shí)鐘周期起的延遲而開(kāi)始。在讀和寫訪問(wèn)之間進(jìn)行切換時(shí)這也許會(huì)引起問(wèn)題。例如，當(dāng)一個(gè)讀訪問(wèn)(讀操作)緊接在寫訪問(wèn)(寫操作)之后進(jìn)行時(shí)，必定會(huì)使延遲后的寫訪問(wèn)和緊接其后的讀訪問(wèn)并行地進(jìn)行。亦即，在寫操作和緊接其后的讀操作之間本應(yīng)沒(méi)有準(zhǔn)確的2個(gè)時(shí)鐘節(jié)拍的距離，或者當(dāng)在寫操作和緊接其后的讀操作之間以最小距離，在這里是兩個(gè)時(shí)鐘周期進(jìn)行時(shí)，這可以比較簡(jiǎn)單地實(shí)現(xiàn)。在寫操作時(shí)在切換模塊200輸出端上出現(xiàn)寫操作持續(xù)時(shí)間的間隙。在這個(gè)間隙的期間，切換模塊200，亦即多路復(fù)用器激活讀分支，亦即多路復(fù)用器200下面的三個(gè)輸入端，其中這個(gè)分支的未延遲的數(shù)據(jù)或地址和控制信息總是屬于寫操作。為了防止這個(gè)信息，亦即前面進(jìn)行的運(yùn)算到達(dá)該總線，預(yù)先設(shè)置切換裝置201，它在這種情況下將非關(guān)鍵的常數(shù)(例如空操作NO，如這里圖2所示)提供到多路復(fù)用器200下面的輸入端，而同時(shí)這構(gòu)成等待時(shí)間，直到多路復(fù)用器200也許到上面的三個(gè)輸入路徑，亦即進(jìn)行延遲后的、切換了的、有效的寫操作為止。
為了在這種情況下相對(duì)于另一個(gè)組件確保該接口，在此例中通過(guò)一個(gè)簡(jiǎn)單的奇偶位各自確保信號(hào)數(shù)據(jù)地址DA1(數(shù)據(jù)地址)、數(shù)據(jù)輸出DO1(數(shù)據(jù)出)和控制信號(hào)(存儲(chǔ)器控制)MC。通過(guò)檢查單元109或指令總線用的檢查單元108確保該奇偶性，其中，圖1中沒(méi)有示出，通過(guò)附加的存儲(chǔ)器檢查器202確保存儲(chǔ)器控制信號(hào)MC。信號(hào)MC的奇偶位同樣通過(guò)延遲部件204像其他信號(hào)那樣延遲。因?yàn)槊總€(gè)信號(hào)類型DA1、DO1和MC的信號(hào)都是獨(dú)立地引入該延時(shí)裝置的，使這個(gè)簡(jiǎn)單的奇偶位足以預(yù)防各個(gè)錯(cuò)誤。在進(jìn)行多錯(cuò)誤識(shí)別或者確保以及修正多個(gè)錯(cuò)誤時(shí)，如上所述，可以使用更強(qiáng)的錯(cuò)誤識(shí)別。
因?yàn)橛脕?lái)控制切換單元的轉(zhuǎn)換信號(hào)或改變信號(hào)，亦即這里的讀/寫信號(hào)R/W起著一個(gè)特殊的作用，這在一個(gè)專門的實(shí)施例中再一次具體地加以確保。這可通過(guò)雙軌碼(亦即在兩個(gè)軌跡上)直接在延時(shí)裝置的輸入端上進(jìn)行，其中再參照?qǐng)D4更準(zhǔn)確地加以描述。
一個(gè)附加的功能可以通過(guò)路徑DAE/DOE、206、207和208實(shí)現(xiàn)。在這上面，可以在諸如錯(cuò)誤安全(fail safe)存儲(chǔ)器等標(biāo)準(zhǔn)組件出錯(cuò)或者剛好在讀操作中進(jìn)行寫操作切換時(shí)出錯(cuò)的情況下達(dá)到寫操作的保護(hù)。作為雙軌碼有雙核的錯(cuò)誤信號(hào)DAE/DOE。它被轉(zhuǎn)換為單軌信號(hào)，而且處于它們之間在時(shí)間偏移之前。這在比較模塊206中進(jìn)行，該功能快特別可以實(shí)現(xiàn)為XOR-模塊。這時(shí)，XOR-部件206將多路信號(hào)變?yōu)楹?jiǎn)單信號(hào)。現(xiàn)在在一個(gè)延遲部件207中任選地附上0.5個(gè)時(shí)鐘周期的時(shí)間延遲，以在該延時(shí)裝置中使所得到的錯(cuò)誤信號(hào)與相應(yīng)的數(shù)據(jù)字在時(shí)間上對(duì)齊。因?yàn)樵诒纠性撗訒r(shí)裝置按照延遲部件204延遲2個(gè)時(shí)鐘周期。這時(shí)例如，若使用“與”門作為框208，則該讀/寫信號(hào)R/W被屏蔽，以阻塞寫訪問(wèn)，如與框208的布線的關(guān)系所表示的。
這個(gè)DAE/DOE輸入，亦即來(lái)自計(jì)算機(jī)的錯(cuò)誤信號(hào)，同樣可以像來(lái)自202的存儲(chǔ)器控制MC的奇偶位一樣以及切換裝置201和202的各自的切換或改變信號(hào)，亦即特別是讀/寫信號(hào)R/W以及由此引出的反轉(zhuǎn)讀/寫信號(hào)(反相R/W)送到測(cè)試模塊203(特別是形成為TSC-檢查器)，由此給出可供進(jìn)一步進(jìn)行錯(cuò)誤處理用的錯(cuò)誤信號(hào)EO(ErrorOut錯(cuò)誤輸出)。多路復(fù)用器切換用的讀/寫信號(hào)R/W和
R/W:的使用及其檢查，如前所述，在圖4中詳細(xì)說(shuō)明。
在延時(shí)裝置中，如圖2所示，按照該實(shí)施例在輸出端給出一個(gè)不是非延遲的就是延遲的數(shù)據(jù)地址信號(hào)DA1d(延遲的數(shù)據(jù)地址)、不是非延遲的就是延遲的數(shù)據(jù)信號(hào)或者數(shù)據(jù)輸出信號(hào)DO1d(延遲的數(shù)據(jù)輸出)，這取決于是讀操作還是寫操作，以及在這個(gè)特定例子中，當(dāng)作為一個(gè)組件，特別是外部組件使用存儲(chǔ)模塊時(shí)，存儲(chǔ)器控制信號(hào)(延遲的存儲(chǔ)器控制)，同樣不是非延遲就是延遲的。
在第二實(shí)施例中圖3再次表示一個(gè)延時(shí)裝置，其中該延時(shí)裝置如圖所示也可只由一個(gè)切換模塊或多路復(fù)用器200和兩個(gè)分支實(shí)現(xiàn)。這里，由圖2只使用第二多路復(fù)用器200，以直接引入其輸入DA1、DO1和MC。相同的輸入和以前一樣通過(guò)延遲部件204延遲，且同樣被引到多路復(fù)用器200。這時(shí)，數(shù)據(jù)(亦即在這里數(shù)據(jù)地址DA1、數(shù)據(jù)DO1和存儲(chǔ)器控制MC)同時(shí)進(jìn)入兩個(gè)分支中，其中寫操作在不延遲的路徑上轉(zhuǎn)換為讀操作。寫操作的改變或切換為讀操作同樣可以通過(guò)讀/寫信號(hào)R/W或由其引出的反相R/W進(jìn)行。
此外，第二實(shí)施例的結(jié)構(gòu)可與第一實(shí)施例相比，只是事實(shí)上第一多路復(fù)用器201被省略，因此凡存在的符號(hào)和功能都相同。測(cè)試單元?jiǎng)t例外，由于省略了多路復(fù)用器201，引入的信號(hào)較少，故可以不同地構(gòu)造得較小，因此這里用303標(biāo)示。但是同樣給出可在錯(cuò)誤處理框架內(nèi)可繼續(xù)使用的可用的錯(cuò)誤信號(hào)EO。
特別是在一種其中組件掛在通用總線上的馮·諾依曼結(jié)構(gòu)中，只有寫操作被延遲時(shí)是有利的。在馮·諾依曼體系結(jié)構(gòu)的框架內(nèi)，指令存儲(chǔ)器訪問(wèn)和讀操作更適宜在沒(méi)有延遲的情況下進(jìn)行。
在該延時(shí)單元中，作為切換單元或者多路復(fù)用器可以使用圖4所示的可靠的多路復(fù)用器。這里，數(shù)據(jù)通過(guò)錯(cuò)誤識(shí)別碼(例如這里的奇偶位)來(lái)確保，而控制信號(hào)亦即切換信號(hào)或改變信號(hào)(這里特別是用讀/寫信號(hào)R/W和由此引出的反轉(zhuǎn)讀/寫信號(hào)
R/W:)也同樣地被確保，在這里作為示例采用雙軌邏輯(Dual Rail Logic)。亦即，該R/W以及其反轉(zhuǎn)信號(hào)首先被導(dǎo)引到可靠的多路復(fù)用器并從那里導(dǎo)引到測(cè)試單元TSC-檢查器203或303。在這些前提下，一個(gè)讀/寫信號(hào)的軌跡涉及的錯(cuò)誤由測(cè)試單元TSC 203或303檢測(cè)出來(lái)，而在多路復(fù)用器開(kāi)關(guān)電路中的簡(jiǎn)單錯(cuò)誤涉及一個(gè)簡(jiǎn)單的輸出位，因而可以通過(guò)奇偶檢查查明。即如前所述，數(shù)據(jù)和/或指令例如在一個(gè)標(biāo)準(zhǔn)多路復(fù)用器中切換，其中還附帶地切換奇偶位或其他錯(cuò)誤識(shí)別。該控制信號(hào)，亦即切換或者改變信號(hào)R/W和反相R/W，首先被引向單個(gè)位用的所有切換器，這里，模塊401至406特別表示為“與”門，其中同樣被引入各自的輸入端I10，I11，I20，I21至In0，In1。這些模塊或其來(lái)自401-406的輸出信號(hào)，如圖4所示，此后總是在模塊407至409中結(jié)合起來(lái)。為此，模塊407-409特別實(shí)現(xiàn)為“或”門。此外，多路復(fù)用模塊的輸出端給出O1，O2至On。圖4所示的結(jié)構(gòu)只是圖2和3的多路復(fù)用模塊整個(gè)結(jié)構(gòu)的一部分，帶有舉例說(shuō)明的每個(gè)信號(hào)路徑17位或5位的位寬度。亦即，圖2和3的兩個(gè)多路復(fù)用模塊201和200最好以圖4形式實(shí)現(xiàn)，以使如前所述的錯(cuò)誤切換的數(shù)據(jù)路徑可以識(shí)別，并簡(jiǎn)化錯(cuò)誤識(shí)別。這樣的錯(cuò)誤不能通過(guò)純奇偶檢查查明，因?yàn)橹灰獩](méi)有出現(xiàn)位翻轉(zhuǎn)，錯(cuò)誤的信號(hào)路徑的數(shù)據(jù)便呈現(xiàn)出正確的奇偶性。
這個(gè)安全包(Sicherheitspaket)通過(guò)確保對(duì)組件(特別是圖1的103和104的外部組件)的接口而與外界隔絕，其中如圖1所示，產(chǎn)生錯(cuò)誤識(shí)別105-107用的錯(cuò)誤識(shí)別單元和檢查諸如108和109錯(cuò)誤識(shí)別用的錯(cuò)誤檢查單元，特別是設(shè)置為奇偶位檢查器和奇偶位發(fā)生器。這時(shí)出現(xiàn)的錯(cuò)誤信號(hào)此外可以作為圖2和圖3中的DAE/DOE-信號(hào)，以及作為數(shù)據(jù)地址錯(cuò)誤或數(shù)據(jù)輸出錯(cuò)誤，如上所述，也在延遲單元中使用?？煽慷嗦窂?fù)用器的應(yīng)用，其中控制信號(hào)或者切換或改變信號(hào)R/W及反相R/W首先提供給單個(gè)位用的所有切換器，并只有在此之后才在TSC-檢查器測(cè)試，以此通過(guò)它們的測(cè)試知道控制信號(hào)中的錯(cuò)誤，或者當(dāng)只有一位錯(cuò)誤切換時(shí)，通過(guò)要切換的數(shù)據(jù)的數(shù)據(jù)編碼中得知。
由此，通過(guò)本發(fā)明用相對(duì)簡(jiǎn)單的裝置便可能顯著提高雙計(jì)算機(jī)系統(tǒng)框架內(nèi)的可靠性。最后圖5表示該寄存器，特別是錯(cuò)誤寄存器的工作方式。
當(dāng)前的錯(cuò)誤識(shí)別用的雙計(jì)算機(jī)系統(tǒng)(例如雙核)提供一個(gè)非常高的錯(cuò)誤發(fā)現(xiàn)機(jī)率。由于新的半導(dǎo)體工藝，結(jié)構(gòu)寬度總是不斷逐漸縮小，瞬態(tài)錯(cuò)誤的數(shù)目增大，所以大部分錯(cuò)誤可以通過(guò)錯(cuò)誤處理例程排除。在當(dāng)前的雙處理器系統(tǒng)中，往往只記錄錯(cuò)誤的出現(xiàn)，然后關(guān)斷該系統(tǒng)或者通過(guò)一個(gè)復(fù)位重新啟動(dòng)。這種錯(cuò)誤處理方法需要一個(gè)長(zhǎng)的持續(xù)時(shí)間。為了加速錯(cuò)誤狀態(tài)的恢復(fù)，計(jì)算機(jī)上的軟件必須知道出錯(cuò)位置，以能有針對(duì)性的和快速地排除出錯(cuò)狀態(tài)。
若該出錯(cuò)位置用不同的中斷線路指定，則必須將中斷控制器實(shí)現(xiàn)為容錯(cuò)的，或者還必須相應(yīng)地有多條中斷線路可供使用。之所以如此，是因?yàn)樵撳e(cuò)誤發(fā)現(xiàn)機(jī)構(gòu)并非該或許能一起提供識(shí)別的智能中斷源。
為了使這成為可能，這里提出一種內(nèi)建于雙計(jì)算機(jī)系統(tǒng)的兩個(gè)處理器中的每一個(gè)的錯(cuò)誤寄存器。該寄存器不一定必須像處理器中的寄存器那樣可尋址，而是可插入處理器的存儲(chǔ)區(qū)。該錯(cuò)誤寄存器的每個(gè)位代表雙處理器系統(tǒng)錯(cuò)誤發(fā)現(xiàn)機(jī)構(gòu)的錯(cuò)誤信號(hào)。作為示例在這里示出一種實(shí)現(xiàn)方案(圖1)。這時(shí)，作為示例在這里位(A)至(H)對(duì)應(yīng)地代表(A)指令存儲(chǔ)器錯(cuò)誤例如，指令地址中的奇偶錯(cuò)誤；(B)數(shù)據(jù)存儲(chǔ)器錯(cuò)誤也可以通過(guò)2位表示，例如，一個(gè)用于地址中的錯(cuò)誤，而另一個(gè)用于數(shù)據(jù)中的錯(cuò)誤；(C)指令地址錯(cuò)誤通過(guò)一個(gè)比較器得知；(D)指令錯(cuò)誤指令出現(xiàn)錯(cuò)誤例如，通過(guò)該指令奇偶檢驗(yàn)得知；(E)數(shù)據(jù)地址錯(cuò)誤像(C)一樣，通過(guò)一個(gè)比較器得知；(F)數(shù)據(jù)字錯(cuò)誤像(C)或(D)一樣得知；(G)一個(gè)具有錯(cuò)誤識(shí)別機(jī)構(gòu)的示范性狀態(tài)組件；(H)輸入數(shù)據(jù)錯(cuò)誤例如，錯(cuò)誤可以像(D)點(diǎn)那樣通過(guò)一個(gè)奇偶檢驗(yàn)得知。
錯(cuò)誤寄存器的工作方式，例示于圖2。當(dāng)一個(gè)錯(cuò)誤出現(xiàn)時(shí)，首先在主機(jī)的錯(cuò)誤寄存器中設(shè)置相應(yīng)的錯(cuò)誤位(主機(jī)錯(cuò)誤寄存器位0)，并在1.5個(gè)時(shí)鐘節(jié)拍后設(shè)置從機(jī)錯(cuò)誤寄存器(從機(jī)錯(cuò)誤寄存器位0)。這種偏移是必要的，因?yàn)樵谶@個(gè)示范性實(shí)現(xiàn)方案中該兩個(gè)處理器以1.5個(gè)時(shí)鐘節(jié)拍的時(shí)鐘偏移工作。該實(shí)現(xiàn)同樣可以用于帶有其他時(shí)鐘偏移0至x(x為自然數(shù))的雙處理器系統(tǒng)。這里，第二處理器用的信號(hào)必須相應(yīng)地延遲。這里，錯(cuò)誤信號(hào)作為雙軌信號(hào)存在。但這不是絕對(duì)必要的。另外，所有單個(gè)錯(cuò)誤信號(hào)結(jié)合為一個(gè)總的信號(hào)。用這個(gè)結(jié)合的信號(hào)(Error Dual Core)可以向雙處理器系統(tǒng)引發(fā)一個(gè)中斷。該中斷首先在主機(jī)上(中斷主機(jī))引發(fā)，并在相應(yīng)的時(shí)鐘偏移后在從機(jī)(中斷從機(jī))引發(fā)。在從機(jī)處以時(shí)鐘偏移的大小延遲，是為了即使在出錯(cuò)的情況下和該錯(cuò)誤處理例程時(shí)也保證雙處理器系統(tǒng)的同步所需要的。
根據(jù)這個(gè)中斷，主機(jī)的錯(cuò)誤寄存器由主機(jī)讀出，而從機(jī)的錯(cuò)誤寄存器由從機(jī)讀出?，F(xiàn)在可以通過(guò)對(duì)設(shè)置了的位求值，啟動(dòng)一個(gè)錯(cuò)誤處理例程。該錯(cuò)誤處理例程結(jié)束之后，其相應(yīng)的位可以/應(yīng)該復(fù)位。
該錯(cuò)誤寄存器不一定構(gòu)建成容錯(cuò)的，因?yàn)樗轻槍?duì)每個(gè)處理器各自實(shí)現(xiàn)的。若在一個(gè)寄存器中出現(xiàn)錯(cuò)誤，則在錯(cuò)誤處理時(shí)該兩個(gè)處理器彼此分開(kāi)運(yùn)行(進(jìn)行不同的恢復(fù)措施)，且因此知道該寄存器中的錯(cuò)誤。若就只有該錯(cuò)誤寄存器存在，則它同樣不必實(shí)現(xiàn)為容錯(cuò)的，因?yàn)椴粌H必須在出錯(cuò)的情況下設(shè)置這個(gè)寄存器中的一個(gè)位，而且還必須引發(fā)一個(gè)中斷。若引發(fā)了中斷，而該位不設(shè)置或設(shè)置了兩個(gè)位，則錯(cuò)誤寄存器中出現(xiàn)一個(gè)錯(cuò)誤。
該錯(cuò)誤寄存器或者錯(cuò)誤寄存器對(duì)不僅可以在雙處理器系統(tǒng)上使用。它同樣可以在x重處理器系統(tǒng)上使用，其中x為1至無(wú)限大。
可以看出(1)一個(gè)錯(cuò)誤寄存器，其中每個(gè)位都代表錯(cuò)誤識(shí)別機(jī)構(gòu)的一個(gè)錯(cuò)誤信號(hào)；(2)一個(gè)錯(cuò)誤寄存器，其中該處理器系統(tǒng)的錯(cuò)誤識(shí)別機(jī)構(gòu)可以設(shè)置相應(yīng)的錯(cuò)誤位，而且它可以由處理器重新清除，而且它實(shí)現(xiàn)為處理器的寄存器或者插入處理器的存儲(chǔ)區(qū)；(3)一個(gè)錯(cuò)誤寄存器對(duì)，在雙處理器系統(tǒng)中，其中明確地為每個(gè)處理器設(shè)置該錯(cuò)誤寄存器；(4)一個(gè)錯(cuò)誤寄存器對(duì)，此時(shí)主機(jī)的錯(cuò)誤寄存器在錯(cuò)誤出現(xiàn)時(shí)設(shè)置，而從機(jī)的錯(cuò)誤寄存器以相應(yīng)的時(shí)鐘偏移設(shè)置；
(5)各錯(cuò)誤信號(hào)匯集為一個(gè)統(tǒng)一的錯(cuò)誤信號(hào)，以此可以引發(fā)一個(gè)中斷；(6)和(5)一樣，然而此時(shí)中斷在主機(jī)和從機(jī)以一個(gè)時(shí)鐘偏移引發(fā)，以保證雙處理器系統(tǒng)的同步；(7)一個(gè)錯(cuò)誤寄存器，其中只有第一個(gè)出現(xiàn)的錯(cuò)誤才可以設(shè)置一個(gè)位。
一個(gè)方法，其中(1)每個(gè)錯(cuò)誤識(shí)別機(jī)構(gòu)由一個(gè)位/記號(hào)/符號(hào)代表，且它們?cè)谧R(shí)別出一個(gè)錯(cuò)誤時(shí)被設(shè)置；(2)其中，對(duì)該寄存器求值，并實(shí)現(xiàn)一個(gè)與該位對(duì)應(yīng)的特定的錯(cuò)誤處理例程；(3)其中，在識(shí)別出錯(cuò)誤時(shí)同時(shí)設(shè)置寄存器/寄存器對(duì)中的位，并向單、雙或者多處理器系統(tǒng)引發(fā)一個(gè)中斷；(4)其中，該寄存器在一個(gè)錯(cuò)誤處理之后由處理器重新復(fù)位。
權(quán)利要求
1.一種附加于雙計(jì)算機(jī)系統(tǒng)的寄存器，其中，在所述寄存器中信息以位的形式存放，所述雙計(jì)算機(jī)系統(tǒng)包括一個(gè)錯(cuò)誤識(shí)別機(jī)構(gòu)，其特征在于，所述寄存器中的位作為錯(cuò)誤位代表錯(cuò)誤識(shí)別機(jī)構(gòu)的至少一個(gè)錯(cuò)誤信號(hào)。
2.按照權(quán)利要求
1的寄存器，其特征在于，所述寄存器構(gòu)成為使所述錯(cuò)誤識(shí)別機(jī)構(gòu)可設(shè)置相應(yīng)的錯(cuò)誤位且該錯(cuò)誤位可由該雙計(jì)算機(jī)系統(tǒng)重新清除。
3.按照權(quán)利要求
1的寄存器，其特征在于，所述寄存器包含在所述雙計(jì)算機(jī)系統(tǒng)的一個(gè)計(jì)算機(jī)中。
4.按照權(quán)利要求
1的寄存器，其特征在于，所述寄存器插入在所述雙計(jì)算機(jī)系統(tǒng)的一個(gè)計(jì)算機(jī)的存儲(chǔ)區(qū)中。
5.按照權(quán)利要求
1的寄存器，其特征在于，僅根據(jù)一個(gè)最初的錯(cuò)誤設(shè)置所述寄存器中的一個(gè)錯(cuò)誤位。
6.按照權(quán)利要求
1的寄存器，其特征在于，多個(gè)錯(cuò)誤信號(hào)結(jié)合為一個(gè)統(tǒng)一的錯(cuò)誤信號(hào)。
7.按照權(quán)利要求
6的寄存器，其特征在于，通過(guò)所述統(tǒng)一的錯(cuò)誤信號(hào)引發(fā)一個(gè)中斷。
8.帶有按照權(quán)利要求
1的寄存器的雙計(jì)算機(jī)系統(tǒng)。
9.按照權(quán)利要求
8的雙計(jì)算機(jī)系統(tǒng)，其特征在于，每個(gè)計(jì)算機(jī)設(shè)有一個(gè)寄存器。
10.按照權(quán)利要求
9的雙計(jì)算機(jī)系統(tǒng)，其特征在于，所述雙計(jì)算機(jī)系統(tǒng)的兩個(gè)計(jì)算機(jī)以一個(gè)時(shí)鐘偏移工作，且所述寄存器中錯(cuò)誤位的設(shè)置也以該時(shí)鐘偏移進(jìn)行。
11.按照權(quán)利要求
8的雙計(jì)算機(jī)系統(tǒng)，其特征在于，所述多個(gè)錯(cuò)誤信號(hào)結(jié)合為一個(gè)統(tǒng)一的錯(cuò)誤信號(hào)。
12.按照權(quán)利要求
8的雙計(jì)算機(jī)系統(tǒng)，其特征在于，通過(guò)所述統(tǒng)一的錯(cuò)誤信號(hào)引發(fā)一個(gè)中斷。
13.按照權(quán)利要求
9和12的雙計(jì)算機(jī)系統(tǒng)，其特征在于，為每個(gè)計(jì)算機(jī)設(shè)有一個(gè)寄存器，且通過(guò)每個(gè)統(tǒng)一的錯(cuò)誤信號(hào)引發(fā)一個(gè)中斷，其中所述中斷以所述時(shí)鐘偏移引發(fā)。
14.在一個(gè)雙計(jì)算機(jī)系統(tǒng)中的錯(cuò)誤登記方法，其中，在一個(gè)寄存器中信息以位的形式存放，所述雙計(jì)算機(jī)系統(tǒng)包括一個(gè)錯(cuò)誤識(shí)別機(jī)構(gòu)，其特征在于，所述寄存器中的位作為錯(cuò)誤位代表錯(cuò)誤識(shí)別機(jī)構(gòu)的至少一個(gè)錯(cuò)誤信號(hào)，并在識(shí)別出錯(cuò)誤時(shí)至少一個(gè)錯(cuò)誤位被設(shè)于所述寄存器中。
15.按照權(quán)利要求
14的方法，其特征在于，對(duì)至少一個(gè)寄存器求值，并依據(jù)所述寄存器中的錯(cuò)誤位的位置進(jìn)行一項(xiàng)錯(cuò)誤處理。
16.按照權(quán)利要求
14的方法，其特征在于，對(duì)至少一個(gè)寄存器求值，并依據(jù)所述寄存器中的錯(cuò)誤位進(jìn)行一項(xiàng)錯(cuò)誤處理。
17.按照權(quán)利要求
14的方法，其特征在于，通過(guò)所述寄存器中的至少一個(gè)錯(cuò)誤位引發(fā)一個(gè)中斷。
18.按照權(quán)利要求
14的方法，其特征在于，一個(gè)錯(cuò)誤處理之后所述寄存器被重新復(fù)位或者清除。
專利摘要
本發(fā)明涉及錯(cuò)誤登記方法和附加于一個(gè)雙計(jì)算機(jī)系統(tǒng)的寄存器，其中，在該寄存器中信息以位的形式存放，該雙計(jì)算機(jī)系統(tǒng)包括一個(gè)錯(cuò)誤識(shí)別機(jī)構(gòu)，該寄存器中的位作為錯(cuò)誤位代表該錯(cuò)誤識(shí)別機(jī)構(gòu)的至少一個(gè)錯(cuò)誤信號(hào)。
文檔編號(hào)G06F11/07GK1993678SQ200580025999
公開(kāi)日2007年7月4日 申請(qǐng)日期2005年8月1日
發(fā)明者T·科特克, A·施泰寧格, C·埃爾薩羅姆 申請(qǐng)人:羅伯特·博世有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan