本發(fā)明實(shí)施例涉及電子電路，特別涉及一種時鐘切換電路和電子設(shè)備。

背景技術(shù)：

1、隨著集成電路工藝和設(shè)計(jì)技術(shù)的不斷發(fā)展，集成電路的集成度、設(shè)計(jì)規(guī)模和性能不斷提高，在現(xiàn)代大規(guī)模集成電路設(shè)計(jì)中，為了適應(yīng)低功耗以及高性能等不同工作狀態(tài)的需求，芯片內(nèi)部通常需要在不同的工作狀態(tài)下采用不同的時鐘頻率，越來越多的芯片采用多個時鐘源的設(shè)計(jì)，因此在芯片時鐘管理系統(tǒng)設(shè)計(jì)中需要對不同的時鐘進(jìn)行選擇切換。

2、通常情況下，多個時鐘源彼此之間毫無關(guān)聯(lián)，傳統(tǒng)的直接使用選擇信號切換時鐘的電路由于時鐘切換信號無法與所有輸入時鐘都保持同步，在運(yùn)行過程中會在輸出時鐘上產(chǎn)生毛刺，這些毛刺可能會被相關(guān)觸發(fā)器捕獲，導(dǎo)致邏輯錯誤和整個芯片功能失效，電路工作的可靠性差。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明實(shí)施例提供一種時鐘切換電路，能夠在切換不同時鐘源時避免出現(xiàn)毛刺的情形。

2、第一方面，本發(fā)明提供一種時鐘切換電路，所述時鐘切換電路用于切換第一時鐘源和n個第二時鐘源，n為大于或等于1的整數(shù)，所述時鐘切換電路包括第一使能信號產(chǎn)生模塊、第一延時模塊、第一門控模塊、n個第二使能信號產(chǎn)生模塊、n個第二延時模塊、n個第二門控模塊、時鐘輸出邏輯模塊。各所述第二時鐘源、各所述第二使能信號產(chǎn)生模塊、各所述第二延時模塊與各所述第二門控模塊一一對應(yīng)。所述第一使能信號產(chǎn)生模塊分別連接所述第一時鐘源的第一時鐘選擇信號、各所述第二延時模塊、所述第一延時模塊和所述第一門控模塊，所述第一門控模塊還連接所述第一時鐘源和所述時鐘輸出邏輯模塊，所述第二使能信號產(chǎn)生模塊分別連接對應(yīng)的所述第二時鐘源的第二時鐘選擇信號、各所述第二延時模塊、所述第一延時模塊、對應(yīng)的所述第二門控模塊，所述第二門控模塊還連接對應(yīng)的所述第二時鐘源和所述時鐘輸出邏輯模塊。其中，所述第一時鐘選擇信號用于指示所述第一時鐘源是否為待切換輸出的目標(biāo)時鐘源，所述第二時鐘選擇信號用于指示對應(yīng)的所述第二時鐘源是否為所述目標(biāo)時鐘源。所述第二使能信號產(chǎn)生模塊用于根據(jù)對應(yīng)的所述第二時鐘選擇信號、所述第一延時模塊輸出的第一延時信號、所述時鐘切換電路中除所述第二使能信號產(chǎn)生模塊對應(yīng)的所述第二延時模塊外的其他所述第二延時模塊輸出的第二延時信號，產(chǎn)生第二使能信號。所述第一使能信號產(chǎn)生模塊用于根據(jù)所述第一時鐘選擇信號、各所述第二延時模塊輸出的第二延時信號，產(chǎn)生第一使能信號。所述第一延時信號為所述第一使能信號延時后的信號，所述第二延時信號為所述第二延時模塊對應(yīng)的所述第二使能信號產(chǎn)生模塊產(chǎn)生的第二使能信號延時后的信號。所述第一門控模塊用于根據(jù)所述第一使能信號，在所述第一時鐘源處于低電平時輸出或停止輸出至所述時鐘輸出邏輯模塊。所述第二門控模塊用于根據(jù)所述第二使能信號，在對應(yīng)的所述第二時鐘源處于低電平時輸出或停止輸出至所述時鐘輸出邏輯模塊。所述時鐘輸出邏輯模塊用于根據(jù)所述第一門控模塊和所述第二門控模塊的輸出信號，通過所述時鐘輸出邏輯模塊的輸出端輸出所述目標(biāo)時鐘源。

3、在其中一些實(shí)施例中，所述時鐘切換電路還包括n個第一邏輯模塊。各所述第一邏輯模塊、各所述第二時鐘源、各所述第二延時模塊與各所述第二使能信號產(chǎn)生模塊一一對應(yīng)，所述第一邏輯模塊分別連接對應(yīng)的所述第二時鐘源的指示信號、對應(yīng)的所述第二時鐘源的復(fù)位信號、對應(yīng)的所述第二使能信號產(chǎn)生模塊、對應(yīng)的所述第二延時模塊。其中，所述指示信號用于指示對應(yīng)的所述第二時鐘源是否在位，所述復(fù)位信號用于指示對應(yīng)的所述第二時鐘源是否需要復(fù)位。所述第一邏輯模塊用于根據(jù)所述指示信號和所述復(fù)位信號，輸出第一邏輯信號。所述第二使能信號產(chǎn)生模塊和所述第二延時模塊均用于根據(jù)所述第一邏輯信號，確認(rèn)是否復(fù)位。

4、在其中一些實(shí)施例中，所述第一邏輯模塊包括第一與門。各所述第一與門、各所述第二時鐘源、各所述第二延時模塊與各所述第二使能信號產(chǎn)生模塊一一對應(yīng)，所述第一與門的第一輸入端連接對應(yīng)的所述第二時鐘源的指示信號，所述第一與門的第二輸入端連接對應(yīng)的所述第二時鐘源的復(fù)位信號，所述第一與門的輸出端分別連接對應(yīng)的所述第二使能信號產(chǎn)生模塊和對應(yīng)的所述第二延時模塊。

5、在其中一些實(shí)施例中，所述時鐘切換電路還包括n個第二邏輯模塊。各所述第二邏輯模塊、各所述第二時鐘源、各所述第二延時模塊、各所述第二使能信號產(chǎn)生模塊與各所述第二門控模塊一一對應(yīng)，所述第二邏輯模塊分別連接對應(yīng)的所述第二時鐘源、對應(yīng)的所述第二時鐘源的所述指示信號、對應(yīng)的所述第二使能信號產(chǎn)生模塊、對應(yīng)的所述第二延時模塊和對應(yīng)的所述第二門控模塊。其中，所述第二邏輯模塊用于根據(jù)所述指示信號，確認(rèn)是否輸出所述第二時鐘源至所述第二門控模塊和所述第二使能信號產(chǎn)生模塊。

6、在其中一些實(shí)施例中，所述第二邏輯模塊包括第二與門。各所述第二與門、各所述第二時鐘源、各所述第二延時模塊、各所述第二使能信號產(chǎn)生模塊與各所述第二門控模塊一一對應(yīng)，所述第二與門的第一輸入端連接對應(yīng)的所述第二時鐘源，所述第二與門的第二輸入端連接對應(yīng)的所述第二時鐘源的所述指示信號，所述第二與門的輸出端分別連接對應(yīng)的所述第二使能信號產(chǎn)生模塊、對應(yīng)的所述第二延時模塊和對應(yīng)的所述第二門控模塊。

7、在其中一些實(shí)施例中，若n＝1，則所述時鐘輸出邏輯模塊包括一個第三邏輯模塊，所述第三邏輯模塊的第一輸入端連接所述第一門控模塊，所述第三邏輯模塊的第二輸入端連接所述第二門控模塊。若n大于1，則所述時鐘輸出邏輯模塊包括n個所述第三邏輯模塊，第1個所述第三邏輯模塊的第一輸入端連接所述第一門控模塊，第1個所述第三邏輯模塊的第二輸入端連接第1個所述第二門控模塊，第n個所述第三邏輯模塊的第一輸入端連接第n-1個所述第三邏輯模塊的輸出端，第n個所述第三邏輯模塊的第二輸入端連接第n個所述第二門控模塊，n為大于1且小于n+1的整數(shù)。

8、在其中一些實(shí)施例中，所述第三邏輯模塊包括第一反相器、第二反相器和與非門。所述第一反相器的輸入端為所述第三邏輯模塊的第一輸入端，所述第二反相器的輸入端為所述第三邏輯模塊的第二輸入端，所述與非門的輸入端分別連接所述第一反相器的輸出端和所述第二反相器的輸出端，所述與非門的輸出端為所述第三邏輯模塊的輸出端。

9、在其中一些實(shí)施例中，所述第一使能信號產(chǎn)生模塊包括第一或非門、第一同步器，所述第一延時模塊包括第一觸發(fā)器。所述第一或非門分別連接所述第二延時模塊、所述第一時鐘選擇信號、所述第一同步器，所述第一同步器還連接所述第一時鐘源的置位信號、所述第一時鐘源、所述第一門控模塊和所述第一觸發(fā)器，所述第一觸發(fā)器還連接各所述第二使能信號產(chǎn)生模塊。

10、在其中一些實(shí)施例中，所述第二使能信號產(chǎn)生模塊包括第二或非門、第二同步器，所述第二延時模塊包括第二觸發(fā)器。所述第二或非門分別連接對應(yīng)的所述第二時鐘源的第二時鐘信號、所述第一延時模塊、所述時鐘切換電路中除所述第二使能信號產(chǎn)生模塊對應(yīng)的所述第二觸發(fā)器外的其他所述第二觸發(fā)器、對應(yīng)的所述第二同步器，所述第二同步器還連接對應(yīng)的所述第一邏輯模塊、對應(yīng)的所述第二邏輯模塊、對應(yīng)的所述第二門控模塊和對應(yīng)的所述第二觸發(fā)器。

11、第二方面，本發(fā)明實(shí)施例提供一種電子設(shè)備，該電子設(shè)備包括如第一方面任意一項(xiàng)所述的時鐘切換電路。

12、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：區(qū)別于現(xiàn)有技術(shù)的情況，本發(fā)明實(shí)施例提供一種時鐘切換電路，時鐘切換電路用于切換第一時鐘源和n個第二時鐘源，n為大于或等于1的整數(shù)，時鐘切換電路包括第一使能信號產(chǎn)生模塊、第一延時模塊、第一門控模塊、n個第二使能信號產(chǎn)生模塊、n個第二延時模塊、n個第二門控模塊、時鐘輸出邏輯模塊。在該時鐘切換電路中，由于門控模塊的作用，可使時鐘切換在低電平時進(jìn)行切換，從而保證時鐘切換電路在切換時鐘時可平滑無毛刺切換，避免時鐘輸出邏輯模塊輸出的時鐘信號產(chǎn)生毛刺。