1.一種系統(tǒng)級封裝安全芯片，其特征在于，該安全芯片包含：
一個或多個加密算法硬件加速器；
協(xié)處理器，與所述一個或多個加密算法硬件加速器相連，用于調(diào)度和協(xié)調(diào)所述一個或多個加密算法硬件加速器，以對待加密數(shù)據(jù)進(jìn)行加密；以及
外圍接口，與所述協(xié)處理器和/或所述一個或多個加密算法硬件加速器相連。
2.根據(jù)權(quán)利要求1所述的安全芯片，其特征在于，所述一個或多個加密算法硬件加速器包含以下中的一者或多者：國密算法SM2硬件加速器、國密算法SM3硬件加速器、國密算法SM4硬件加速器、國密算法SSF33硬件加速器、高級加密標(biāo)準(zhǔn)AES算法硬件加速器、以及數(shù)據(jù)加密標(biāo)準(zhǔn)DES算法硬件加速器。
3.根據(jù)權(quán)利要求1所述的安全芯片，其特征在于，所述外圍接口包含以下一者或多個：通用異步收發(fā)傳輸器UART接口、串行外設(shè)接口SPI、以及通用輸入/輸出GPIO接口。
4.根據(jù)權(quán)利要求1所述的安全芯片，其特征在于，該安全芯片還包含：
電源監(jiān)測及管理單元，與所述協(xié)處理器相連，用于為所述安全芯片上的各個部件提供電力。
5.根據(jù)權(quán)利要求4所述的安全芯片，其特征在于，該安全芯片還包含：
安全控制單元，連接在所述電源監(jiān)測及管理單元與所述協(xié)處理器之間，用于偵測該安全芯片的電源和頻率。
6.根據(jù)權(quán)利要求1所述的安全芯片，其特征在于，該安全芯片還包含以下中的一者或多者：閃存存取存儲器及隨機(jī)存取存儲器。
7.根據(jù)權(quán)利要求1所述的安全芯片，其特征在于，該安全芯片還包含：
時鐘，與所述協(xié)處理器相連。
8.根據(jù)權(quán)利要求1所述的安全芯片，其特征在于，該安全芯片還包含：
系統(tǒng)總線單元，所述協(xié)處理器與所述安全芯片上的其他部件通過該系統(tǒng)總線單元相連。
9.根據(jù)權(quán)利要求8所述的安全芯片，其特征在于，所述系統(tǒng)總線單元包含：
第一系統(tǒng)總線單元，用于連接所述協(xié)處理器、一個或多個加密算法硬件加速器、串行外設(shè)接口SPI、以及閃存存取存儲器；
第二系統(tǒng)總線單元，用于連接所述協(xié)處理器、通用異步收發(fā)傳輸器UART接口、以及通用輸入/輸出GPIO接口；以及
第三系統(tǒng)總線單元，用于連接所述協(xié)處理器、直接內(nèi)存存取DMA控制器、隨機(jī)存取存儲器、以及時鐘。