技術特征：

技術總結(jié)
本發(fā)明提供一種邏輯電路設計的驗證方法，包括通過驗證平臺生成配置數(shù)據(jù)及激勵數(shù)據(jù)；將配置及激勵數(shù)據(jù)存儲至目標存儲器；通過驗證平臺將配置及所述激勵數(shù)據(jù)發(fā)送至待驗對象；通過驗證平臺控制參考對象從目標存儲器中讀取配置及激勵數(shù)據(jù)，以使參考對象開始仿真計算；待驗對象為用第一語言實現(xiàn)算法的邏輯電路代碼，參考對象是第二語言實現(xiàn)相同算法的代碼，通過驗證平臺控制參考對象結(jié)束仿真計算；通過驗證平臺獲取參考對象的輸出數(shù)據(jù)；通過驗證平臺獲取待驗對象的輸出數(shù)據(jù)；根據(jù)參考對象及待驗對象的輸出數(shù)據(jù)確定待驗對象的驗證結(jié)果。本發(fā)明還提供一種邏輯電路設計的驗證裝置。本發(fā)明實現(xiàn)了準確的驗證待驗對象的目的。

技術研發(fā)人員：韋國恒;田守政
受保護的技術使用者：深圳云天勵飛技術有限公司
技術研發(fā)日：2017.08.14
技術公布日：2017.10.13