本發(fā)明涉及空間用的電子設備的計算機裝置，特別涉及一種低成本高性能空間用計算機。

背景技術：

空間用計算機在航天器的姿軌控制、數(shù)據(jù)處理、有效載荷等領域有著廣泛的應用，隨著衛(wèi)星的小型化、綜合化、一體化以及商用化的發(fā)展，空間用計算機需要實現(xiàn)越來越多的功能。因此，對空間用的計算機的數(shù)據(jù)處理能力、數(shù)據(jù)吞吐量、功耗、成本、對外接口的豐富程度等方面提出了越來越高的要求。目前常用的空間用計算機往往無法滿足該些越來越高的要求。此外，考慮到復雜的空間環(huán)境，空間用的計算機系統(tǒng)還必須具備較高的可靠性和抗單粒子能力。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種低成本高性能空間用計算機，以解決現(xiàn)有的空間用計算機一般不能良好地滿足現(xiàn)有的空間應用中對空間用的計算機的數(shù)據(jù)處理能力、數(shù)據(jù)吞吐量、功耗、成本、對外接口的豐富程度等方面所提出的高要求的問題。

本發(fā)明的第二目的在于提供一種低成本高性能空間用計算機，以解決現(xiàn)有的高性能計算機不適用于復雜的空間環(huán)境，由于不具備較高的可靠性和抗單粒子能力不能直接用于空間應用中的問題。

為實現(xiàn)上述目的，本發(fā)明提供了一種低成本高性能空間用計算機，其特征在于，包括：三個運行模塊、仲裁及總線拓展fpga、pcie總線交換芯片及千兆網(wǎng)總線交換芯片，

其中，每個運行模塊包括：雙核cpu，用于執(zhí)行系統(tǒng)運算，具有ecc糾錯功能；動態(tài)存儲器，用于為所述雙核cpu提供工作內(nèi)存，以及配合所述雙核cpu進行單比特糾錯；程序存儲器，用于存儲所述雙核cpu的執(zhí)行程序，以及配合所述雙核cpu進行單比特糾錯；

所述仲裁及總線拓展fpga用于根據(jù)所述雙核cpu的工作信息確定計算機的冗余模式；所述pcie總線交換芯片用于將來自3個雙核cpu的pcie總線集中到一個對外pcie總線接口；所述千兆網(wǎng)總線交換芯片用于將來自3個雙核cpu的千兆網(wǎng)接口集中到一個對外千兆網(wǎng)接口。

較佳地，所述雙核cpu采用雙核arm-cortex-a7架構，主頻最高為1ghz，運算能力最大為4000mips，具備浮點運算能力，且該雙核cpu內(nèi)部的緩存具備ecc糾錯功能。

較佳地，所述雙核cpu的芯片的內(nèi)置外設接口包括：i2c、uart、can、spi、i2s。

較佳地，三個運行模塊的雙核cpu之間采用usb總線連接，正常情況下，三個雙核cpu運行相同的程序，每個雙核cpu通過所述usb總線獲取另外兩個雙核cpu的程序運行結果，每個雙核cpu通過三取二表決獲取運行結果，三個雙核cpu的運行結果再進行最終的三取二表決獲得最終運行結果；當三個運行模塊中的一個或兩個故障時，計算機對應降級為具有雙運算模塊的雙機模式或具有單運行模塊的單機模式。

較佳地，所述動態(tài)存儲器采用ddr4sdram，所述ddr4sdram通過獨立的ram總線與所述雙核cpu通信，數(shù)據(jù)吞吐量最高為1600mt/s，以及配合所述雙核cpu的ecc糾錯功能進行單比特糾錯。

較佳地，所述程序存儲器采用nandflash，所述nandflash與所述雙核cpu通信，通過配合所述雙核cpu的ecc糾錯功能進行單比特糾錯。

較佳地，所述雙核cpu通過hdlc低速時分串行總線與所述仲裁及總線拓展fpga通信，所述仲裁及總線拓展fpga也通過hdlc低速時分串行總線與計算機外部通信，最高時鐘為25mhz。

較佳地，所述對外pcie總線接口的最高速度為2.5gt/s；所述對外千兆網(wǎng)接口的最高速度為1.25gbps。

較佳地，所述仲裁及總線拓展fpga為反熔絲fpga，用于對三個運行模塊的雙核cpu的工作狀態(tài)進行判決，判斷其工作狀態(tài)，以確定計算機的冗余模式及對故障的雙核cpu進行復位或隔離。

較佳地，計算機對外高低速總線均采用雙總線冗余的形式。

本發(fā)明提供的空間用計算機，由于采取上述的低成本高性能方案，利用3片高性能低成本商用雙核cpu組網(wǎng)工作，并采用多種措施提高系統(tǒng)在復雜空間環(huán)境下的可靠性，取得了如下有益效果：

1.cpu主頻高,運算能力強，還具備浮點運算能力，內(nèi)部cache具備ecc糾錯功能，無需增加而外硬件資源即可糾正單比特錯誤，能夠有效對抗單粒子效應。外設豐富，具備i2c、uart、can、spi、i2s等外設接口；

2.三機組網(wǎng)架構，cpu間采用usb總線連接，吞吐量高，接口簡單；

3.整機對外具備雙高低速串行總線(pcie、千兆網(wǎng)、hdlc時分總線)，既減少了對外節(jié)點，又確保了信號質量和帶寬。

附圖說明

圖1為本發(fā)明優(yōu)選實施例提供的空間用計算機組成結構圖。

具體實施方式

以下將結合本發(fā)明的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整的描述和討論，顯然，這里所描述的僅僅是本發(fā)明的一部分實例，并不是全部的實例，基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明的保護范圍。

為適應衛(wèi)星的小型化、綜合化、一體化、商用化的發(fā)展，空間用計算機需要更強的數(shù)據(jù)處理能力、更高的數(shù)據(jù)吞吐量、更高豐富的對外接口、更低的單位功耗和成本，同時還須具備較高的可靠性和抗單粒子能力。本發(fā)明能夠滿足空間用計算機的處理需求，并適應復雜的空間環(huán)境。

為了便于對本發(fā)明實施例的理解，下面將結合附圖以具體實施例為例對本發(fā)明的空間用計算機作進一步的解釋說明，且各個實施例不構成對本發(fā)明實施方式的限定。

如圖1所示，本實施例提供了一種低成本高性能空間用計算機，該計算機包括：三個運行模塊分別為10、20、30、仲裁及總線拓展fpga40、pcie總線交換芯片50及千兆網(wǎng)總線交換芯片60，

其中，運行模塊10包括雙核cpu11、動態(tài)存儲器12及程序存儲器13，對應地，運行模塊20包括雙核cpu21、動態(tài)存儲器22及程序存儲器23，運行模塊30包括雙核cpu31、動態(tài)存儲器32及程序存儲器33。其中，在每個運行模塊中，雙核cpu用于執(zhí)行系統(tǒng)運算，具有ecc糾錯功能；動態(tài)存儲器用于為所述雙核cpu提供工作內(nèi)存，以及配合所述雙核cpu進行單比特糾錯；程序存儲器用于存儲雙核cpu的執(zhí)行程序，以及配合雙核cpu進行單比特糾錯。

而仲裁及總線拓展fpga40用于根據(jù)各個運行模塊中的雙核cpu的工作信息確定計算機的冗余模式；pcie總線交換芯片50(pcieswitch)用于將來自3個雙核cpu的pcie總線集中到一個對外pcie總線接口，其數(shù)量為兩個；千兆網(wǎng)總線交換芯片60(ethernetswitch)用于將來自3個雙核cpu的千兆網(wǎng)接口集中到一個對外千兆網(wǎng)接口，其數(shù)量為兩個。

具體地，本實施例中的雙核cpu采用高性能低成本商用雙核arm-cortex-a7架構，主頻高，最高可達1ghz，運算能力強(最大為4000mips)，具備浮點運算能力，且該計算機的雙核cpu的內(nèi)部cache(緩存)具備ecc糾錯功能(ecc-errorcheckingandcorrecting，錯誤檢查和糾正，是一種廣泛應用于各種領域的計算機技術，是一種數(shù)據(jù)糾錯技術)，無需增加而外硬件資源即可糾正單比特錯誤，能夠有效對抗單粒子效應。該雙核cpu芯片外設豐富，芯片的內(nèi)置外設接口包括：i2c、uart、can、spi、i2s等。

再次參見圖1所示，在優(yōu)選實施例中上述的三個運行模塊的雙核cpu之間采用usb總線連接，正常情況下，三個雙核cpu運行相同的程序，每個雙核cpu通過所述usb總線獲取另外兩個雙核cpu的程序運行結果，每個雙核cpu通過三取二表決獲取運行結果，三個雙核cpu的運行結果再進行最終的三取二表決獲得最終運行結果；當三個運行模塊中的一個或兩個故障時，計算機對應降級為具有雙運算模塊的雙機模式或具有單運行模塊的單機模式。

再次參見圖1所示，在優(yōu)選實施例中，上述的動態(tài)存儲器采用ddr4sdram(edac)，作用是為cpu提供工作內(nèi)存，ddr4sdram通過獨立的ram總線與雙核cpu通信，數(shù)據(jù)吞吐量最高為1600mt/s，以及配合雙核cpu的ecc糾錯功能進行單比特糾錯。

再次參見圖1所示，在優(yōu)選實施例中，上述的程序存儲器采用nandflash(edac)，作用是存儲cpu的執(zhí)行程序，nandflash與雙核cpu通信，通過配合雙核cpu的ecc糾錯功能進行單比特糾錯。

進一步地，參見圖1，本實施例中的雙核cpu通過hdlc低速時分串行總線與仲裁及總線拓展fpga通信，仲裁及總線拓展fpga為兩個，其也通過hdlc低速時分串行總線與計算機外部通信，最高時鐘為25mhz。

在優(yōu)選實施例中，對外pcie總線接口的最高速度為2.5gt/s；所述對外千兆網(wǎng)接口的最高速度為1.25gbps。

仲裁及總線拓展fpga為反熔絲fpga，用于對三個運行模塊的雙核cpu的工作狀態(tài)進行判決，判斷其工作狀態(tài)，以確定計算機的冗余模式及對故障的雙核cpu進行復位或隔離。

計算機對外高低速總線均采用雙總線冗余的形式，以提高整機可靠性。

本發(fā)明的合理的cpu選擇及計算機架構是空間用計算機的核心，本發(fā)明采用高性能低功耗的雙核商用cpu，內(nèi)部cache、外部sdram、flash具有ecc功能，能夠有效對抗單粒子翻轉；整機采用三機組網(wǎng)工作，cpu間采用usb總線進行高速數(shù)據(jù)交互，提高了系統(tǒng)可靠性；對外采用雙冗余高/低速串行總線架構，在吞吐量、對外接點數(shù)、接口復雜度間獲得了較好的均衡；通過cpu狀態(tài)監(jiān)測可以配置整機冗余模式，進行必要的故障隔離。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何本領域的技術人員在本發(fā)明揭露的技術范圍內(nèi)，對本發(fā)明所做的變形或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應以所述的權利要求的保護范圍為準。