本發(fā)明涉及一種控制器，具體是一種基于OTP的低功耗微控制器。

背景技術(shù)：

對(duì)于芯片設(shè)計(jì)來說，在設(shè)計(jì)目標(biāo)上往往存在沖突，即它們的性能要足夠強(qiáng)大，同時(shí)功耗又要足夠低。本發(fā)明提供一種基于OTP的低功耗微控制器SOC設(shè)計(jì)方案。在微控制器SOC中，程序存儲(chǔ)空間由兩塊OTP存儲(chǔ)器（OTP1、OTP2）構(gòu)成。在應(yīng)用中，當(dāng)微控制器SOC所處的應(yīng)用階段里僅需要從OTP存儲(chǔ)器1中獲取指令碼時(shí)，通過將電源開關(guān)控制單元（PGCC）關(guān)斷，可以關(guān)斷OTP存儲(chǔ)器2（OTP2）的供電電壓，從而節(jié)省功耗。當(dāng)微控制器SOC所處的應(yīng)用階段里只需要以相對(duì)低的速率獲取OTP存儲(chǔ)器2(OTP2)中的指令碼時(shí)，通過控制OTP存儲(chǔ)器2工作于相對(duì)低的工作電壓，滿足應(yīng)用需求，并且與OTP存儲(chǔ)器2工作于標(biāo)準(zhǔn)電壓相比，可以獲得更低的功耗。在微控制器SOC典型的應(yīng)用中，通過本方案可以有效地降低微控制器SOC的功耗，同時(shí)方案具有很強(qiáng)的實(shí)用性。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種速度標(biāo)尺調(diào)節(jié)方法及裝置，以解決上述背景技術(shù)中提出的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種基于OTP的低功耗微控制器，包括電源開關(guān)控制單元PGCCR2、電源模塊、電壓控制單元、存儲(chǔ)器OTP1、存儲(chǔ)器OTP2、OTP存儲(chǔ)器接口模塊、靜態(tài)隨機(jī)存取存儲(chǔ)器和微控制器內(nèi)核，所述電源開關(guān)控制單元PGCCR2的一端連接供電電壓V2，另一端連接電壓控制單元，電壓控制單元還連接存儲(chǔ)器OTP2，OTP存儲(chǔ)器接口模塊分別連接存儲(chǔ)器OTP1、存儲(chǔ)器OTP2和微控制器內(nèi)核，存儲(chǔ)器OTP1還連接電源模塊。

作為本發(fā)明的進(jìn)一步技術(shù)方案：所述微控制器內(nèi)核還連接靜態(tài)隨機(jī)存取存儲(chǔ)器。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：在應(yīng)用中，當(dāng)微控制器SOC所處的應(yīng)用階段里僅需要從OTP存儲(chǔ)器1中獲取指令碼時(shí)，通過將電源開關(guān)控制單元（PGCC）關(guān)斷，可以關(guān)斷OTP存儲(chǔ)器2（OTP2）的供電電壓，從而節(jié)省功耗。當(dāng)微控制器SOC所處的應(yīng)用階段里只需要以相對(duì)低的速率獲取OTP存儲(chǔ)器2(OTP2)中的指令碼時(shí)，通過控制OTP存儲(chǔ)器2工作于相對(duì)低的工作電壓，滿足應(yīng)用需求，并且與OTP存儲(chǔ)器2工作于標(biāo)準(zhǔn)電壓相比，可以獲得更低的功耗。在微控制器SOC典型的應(yīng)用中，通過本方案可以有效地降低微控制器SOC的功耗，同時(shí)方案具有很強(qiáng)的實(shí)用性。

附圖說明：

圖1為本發(fā)明的整體方框圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

請(qǐng)參閱圖1，一種基于OTP的低功耗微控制器，包括電源開關(guān)控制單元PGCCR2、電源模塊、電壓控制單元、存儲(chǔ)器OTP1、存儲(chǔ)器OTP2、OTP存儲(chǔ)器接口模塊、靜態(tài)隨機(jī)存取存儲(chǔ)器和微控制器內(nèi)核，所述電源開關(guān)控制單元PGCCR2的一端連接供電電壓V2，另一端連接電壓控制單元，電壓控制單元還連接存儲(chǔ)器OTP2，OTP存儲(chǔ)器接口模塊分別連接存儲(chǔ)器OTP1、存儲(chǔ)器OTP2和微控制器內(nèi)核，存儲(chǔ)器OTP1還連接電源模塊。

微控制器內(nèi)核還連接靜態(tài)隨機(jī)存取存儲(chǔ)器。

本發(fā)明的工作原理是：如圖 1所示。微控制器SOC內(nèi)部包括電源模塊（POWER）、電源開關(guān)控制單元（PGCC）、電壓控制單元（VCC）、靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）、OTP存儲(chǔ)器1（OTP1）、OTP存儲(chǔ)器2（OTP2）、OTP存儲(chǔ)器接口模塊（OTP_INTF）、微控制器內(nèi)核（MCU_CORE）等組成部分。

在微控制器SOC中，OTP存儲(chǔ)器1（OTP1）與OTP存儲(chǔ)器2（OTP2）一起組成微控制器SOC的程序存儲(chǔ)器。用戶程序存儲(chǔ)于OTP存儲(chǔ)器1（OTP1）與OTP存儲(chǔ)器2（OTP2），微控制器內(nèi)核（MCU_CORE）通過指令總線(ins_bus)從程序存儲(chǔ)器中讀出用戶的指令碼，然后執(zhí)行相應(yīng)的操作。數(shù)據(jù)存儲(chǔ)器是微控制器SOC中用來保存數(shù)據(jù)的存儲(chǔ)器。在本方案中，由兩塊OTP存儲(chǔ)器OTP1與OTP2構(gòu)成微控制器SOC的數(shù)據(jù)存儲(chǔ)器。

微控制器內(nèi)核（MCU_CORE）需要讀取指令碼時(shí)，將指令存儲(chǔ)空間地址發(fā)送至OTP存儲(chǔ)器接口模塊（OTP_INTF），OTP存儲(chǔ)器接口模塊（OTP_INTF）負(fù)責(zé)對(duì)地址進(jìn)行譯碼，將訪問地址映射到兩塊OTP存儲(chǔ)器中之一的物理地址。對(duì)于用戶來說，微控制器SOC內(nèi)部的程序存儲(chǔ)器是依然是一塊連續(xù)的存儲(chǔ)空間，而不會(huì)因?yàn)镾OC內(nèi)部采用了兩塊OTP存儲(chǔ)器而有所不同，不會(huì)影響用戶的使用習(xí)慣。

微控制器SOC工作時(shí)，外部供電至微控制器SOC，然后在微控制器SOC內(nèi)部的電源模塊（POWER）會(huì)產(chǎn)生兩個(gè)供電電壓。其中，一個(gè)供電電壓為OTP存儲(chǔ)器1（OTP1）進(jìn)行供電。另一個(gè)供電電壓為OTP存儲(chǔ)器2（OTP2）進(jìn)行供電。OTP存儲(chǔ)器1（OTP1）的供電電壓是常開的。OTP存儲(chǔ)器2（OTP2）的供電電壓可以通過電源開關(guān)控制單元（PGCC）關(guān)閉或者開啟。電源開關(guān)控制單元（PGCC）的開關(guān)受控于微控制器內(nèi)核輸出的供電開關(guān)控制信號(hào)（v2en）。當(dāng)電源開關(guān)控制單元（PGCC）檢測(cè)到供電開關(guān)控制信號(hào)（v2en）為低電平狀態(tài)時(shí)，電源開關(guān)控制單元（PGCC）將被關(guān)閉，OTP存儲(chǔ)器2（OTP2）的供電將被關(guān)斷，OTP存儲(chǔ)器2將不產(chǎn)生功耗。當(dāng)電源開關(guān)控制單元（PGCC）檢測(cè)到供電開關(guān)控制信號(hào)（v2en）為高電平狀態(tài)時(shí)，電源開關(guān)控制單元（PGCC）將被開啟，電源開關(guān)控制單元（PGCC）后的輸出供電電壓VDD2_G將被連接至電壓控制單元（VCC）的輸入端。電壓控制單元（VCC）會(huì)根據(jù)其控制端口對(duì)輸入電壓進(jìn)行轉(zhuǎn)換，產(chǎn)生輸出電壓直接作為OTP存儲(chǔ)器2（OTP2）的供電電壓。電壓控制單元（VCC）的輸出電壓VDD2_A受控于微控制器內(nèi)核輸出的供電電壓控制信號(hào)（vs_cfg）。

當(dāng)用戶應(yīng)用只需從OTP存儲(chǔ)器1中讀回指令碼并執(zhí)行相應(yīng)的操作，而不需要從OTP存儲(chǔ)器2中讀取指令時(shí)，通過關(guān)閉OTP存儲(chǔ)器2（OTP2）的供電電壓，OTP存儲(chǔ)器2的功耗將為零，使微控制器芯片能夠在應(yīng)用時(shí)獲得更低的功耗。

當(dāng)用戶應(yīng)用需要從OTP存儲(chǔ)器2中讀取指令時(shí)，MCU內(nèi)核輸出的供電開關(guān)控制信號(hào)（v2en）為高電平狀態(tài)，OTP存儲(chǔ)器2（OTP2）的供電電壓被開啟，OTP存儲(chǔ)器2中的存儲(chǔ)的指令碼可以被MCU內(nèi)核獲取。當(dāng)用戶應(yīng)用對(duì)工作頻率的要求不高時(shí)，MCU內(nèi)核只需要以相對(duì)低的速率獲取存儲(chǔ)于OTP存儲(chǔ)器2的指令碼。此時(shí)，MCU內(nèi)核通過其輸出的供電電壓控制信號(hào)（vs_cfg）將OTP存儲(chǔ)器2置于相對(duì)低的工作電壓，使MCU內(nèi)核既能從OTP存儲(chǔ)器2中正常讀取指令碼，同時(shí)又能夠獲得比OTP存儲(chǔ)器2處于標(biāo)準(zhǔn)電壓時(shí)更低的功耗。通過以上的控制，可以使微控制器芯片在應(yīng)用時(shí)獲得更低的功耗。當(dāng)用戶應(yīng)用對(duì)工作頻率的要求較高時(shí)，MCU內(nèi)核需要以相對(duì)高的速率獲取存儲(chǔ)于OTP存儲(chǔ)器2的指令碼。此時(shí)，MCU內(nèi)核通過其輸出的供電電壓控制信號(hào)（vs_cfg）增大OTP存儲(chǔ)器2的工作電壓。OTP存儲(chǔ)器2獲得相對(duì)高的供電電壓后，MCU內(nèi)核就能夠以相對(duì)快的速率去讀回存儲(chǔ)于OTP存儲(chǔ)器2的指令碼。當(dāng)用戶應(yīng)用需要以最快工作的速率去獲取指令碼時(shí)，MCU內(nèi)核需要通過其輸出的供電電壓控制信號(hào)（vs_cfg）控制電壓控制單元（VCC）輸出OTP存儲(chǔ)器2的標(biāo)準(zhǔn)工作電壓，使其能夠在安全的工作電壓下支持最快獲取速率。

對(duì)于一些典型的應(yīng)用，微控制器SOC在較長(zhǎng)的時(shí)間里只需要從OTP存儲(chǔ)器1中讀取指令碼并執(zhí)行相應(yīng)的操作，通過將OTP存儲(chǔ)器2置于零功耗模式，可以節(jié)省較多的功耗。對(duì)于一些典型的應(yīng)用，微控制器SOC在較長(zhǎng)的時(shí)間里只需要比較低的速率從OTP存儲(chǔ)器2中讀取指令碼并執(zhí)行相應(yīng)的操作，通過將OTP存儲(chǔ)器2置于相對(duì)低的工作電壓，亦可以節(jié)省較多的功耗。并且，本方案具有較強(qiáng)的實(shí)用性。