技術(shù)總結(jié)
本發(fā)明公開了一種基于FPGA的圖像縮放處理方法及裝置，獲取原圖像數(shù)據(jù)，并以預(yù)設(shè)放入速度將原圖像數(shù)據(jù)放入FPGA內(nèi)部緩存，以與預(yù)設(shè)放入速度對應(yīng)的讀取速度從內(nèi)部緩存中讀取原圖像數(shù)據(jù)，并根據(jù)插值算法以及讀取的原圖像數(shù)據(jù)，進(jìn)行插值計(jì)算，獲得圖像插值數(shù)據(jù)，根據(jù)圖像插值數(shù)據(jù)，獲得縮放后的圖像數(shù)據(jù)。將原圖像數(shù)據(jù)放入FPGA內(nèi)部緩存中緩存，無需利用外部存儲器存儲，減少成本，且可從FPGA內(nèi)部緩存中進(jìn)行讀取，無需再從外部存儲器中讀取，加快數(shù)據(jù)讀取速度，提高整體圖像縮放效率。另外，以與預(yù)設(shè)放入速度對應(yīng)的讀取速度從內(nèi)部緩存中讀取原圖像數(shù)據(jù)，即以合理地讀取速度進(jìn)行數(shù)據(jù)讀取，可確保讀取的速度避免由于讀取速度太慢導(dǎo)致數(shù)據(jù)丟失，提高縮放處理效率。

技術(shù)研發(fā)人員：勞可詞;夏群兵;尚慶達(dá);廖植文
受保護(hù)的技術(shù)使用者：深圳市愛協(xié)生科技有限公司
文檔號碼：201710067089
技術(shù)研發(fā)日：2017.02.07
技術(shù)公布日：2017.06.30