本發(fā)明涉及一種應(yīng)用于高性能計(jì)算機(jī)的體系結(jié)構(gòu)，特別涉及一種針對(duì)異構(gòu)的多處理器陣列的一種體系結(jié)構(gòu)。

背景技術(shù)：

多處理器系統(tǒng)的設(shè)計(jì)及優(yōu)化體現(xiàn)著高性能計(jì)算機(jī)體系結(jié)構(gòu)的核心技術(shù)。為了實(shí)現(xiàn)處理器間的高效通信，現(xiàn)在有了各式各樣的互連網(wǎng)絡(luò)。其中，網(wǎng)格(Mesh)是最為廣泛研究的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)之一。網(wǎng)格拓?fù)浣Y(jié)構(gòu)具有結(jié)構(gòu)簡單，易于擴(kuò)展且容易實(shí)現(xiàn)等優(yōu)勢(shì)，因此，其被廣泛地應(yīng)用到多處理器系統(tǒng)中。同時(shí)，由于其規(guī)整的結(jié)構(gòu)，能夠高效地對(duì)圖像和數(shù)據(jù)等信息進(jìn)行處理。

傳統(tǒng)的二維網(wǎng)格連接的多處理器陣列是基于同構(gòu)多處理器陣列，即在陣列中的所有處理器單元(Processing Elements,PEs)的處理能力和功耗等都是一致的。隨著高性能計(jì)算機(jī)不斷的發(fā)展，多處理器陣列逐漸從同構(gòu)向異構(gòu)發(fā)展。例如采用通用多核微處理器與定制加速協(xié)處理器相結(jié)合的或基于CPU/GPU異構(gòu)協(xié)同的計(jì)算平臺(tái)。異構(gòu)的多處理器陣列擁有更強(qiáng)勁的計(jì)算能力和通用編程性、高性價(jià)比和低能耗等優(yōu)勢(shì)。

傳統(tǒng)的二維多處理器陣列的體系結(jié)構(gòu)中，所有PEs都是通過開關(guān)來互相鏈接的。圖1展示的是一個(gè)傳統(tǒng)的二維的4×4的多處理陣列的體系結(jié)構(gòu)，圖中的每個(gè)正方形表示一個(gè)PE，每個(gè)小圓圈表示一個(gè)開關(guān)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺點(diǎn)與不足，提供一種異構(gòu)的多處理器陣列的體系結(jié)構(gòu)。

本發(fā)明為一個(gè)異構(gòu)多處理器陣列的體系結(jié)構(gòu)。圖2展示了一個(gè)4×4的異構(gòu)多處理器陣列的體系結(jié)構(gòu)。圖中的方塊表示計(jì)算能力強(qiáng)但功耗大的處理器單元，而六邊形代表計(jì)算能力較弱但功耗小的處理器單元。圖中的小圓圈表示開關(guān)，與傳統(tǒng)的二維多處理器陣列體系結(jié)構(gòu)一樣，處理器單元是通過這些開關(guān)相互鏈接的。

為方便表示，我們將計(jì)算能力強(qiáng)、功耗大的處理器單元記為C,而用P表示計(jì)算能力弱、功耗小的處理器單元。

1、處理器單元的功耗必然帶來處理器單元發(fā)熱問題，C的功耗大，則其在工作時(shí)將會(huì)導(dǎo)致處理器單元發(fā)熱嚴(yán)重。但P的功耗小，其工作時(shí)處理器單元的溫度則會(huì)較低。本發(fā)明提出的體系結(jié)構(gòu)中，C與P是交替放置的。這樣有助于整個(gè)系統(tǒng)在工作時(shí)，陣列中的處理器單元能夠得到充分地散熱，也不會(huì)導(dǎo)致陣列某個(gè)區(qū)域集中發(fā)熱。

2、在整個(gè)系統(tǒng)工作時(shí)，用戶可根據(jù)需求選擇合適的處理器單元。由于系統(tǒng)中C與P是交替放置的，在系統(tǒng)工作時(shí)可根據(jù)任務(wù)需求自由地選擇C或者P。該體系結(jié)構(gòu)使得用戶有較充分的選擇權(quán)。

附圖說明

圖1是傳統(tǒng)二維多處理陣列體系結(jié)構(gòu)示例圖；

圖2是本發(fā)明提出的二維異構(gòu)多處理器陣列體系結(jié)構(gòu)示例圖。

具體實(shí)施方式

下面結(jié)合實(shí)施例及附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)的描述，但本發(fā)明的實(shí)施方式不限于此。

如圖2所示，從第一行開始，首先在第一個(gè)位置放置計(jì)算能力強(qiáng)、功耗大的處理器單元C，而下一個(gè)位置則放置計(jì)算能力弱、功耗小的處理器單元P，如此交替直至第一行的位置都放完。緊接著放置第二行，由于第一行第一個(gè)位置放置了C，所以在第二行放置的為P。然后交替的放置C和P。以此類推，直至整個(gè)陣列放置完畢。簡單來說，就是交替放置C與P，使得與C相鄰的上下左右四個(gè)方向的處理器單元均為P，同理，與P相鄰的上下左右四個(gè)方向的處理器單元均為C。

以上對(duì)本發(fā)明的具體實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，本領(lǐng)域技術(shù)人員可以在權(quán)利要求的范圍內(nèi)做出各種變形或修改，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。