本發(fā)明屬于電子控制領(lǐng)域，具體涉及一種三層疊加式多功能接口系統(tǒng)。

背景技術(shù)：

現(xiàn)如今，在對(duì)一些工業(yè)電子設(shè)備產(chǎn)品進(jìn)行功能檢測(cè)時(shí)，一般被檢測(cè)設(shè)備的通信接口有多種，例如1553B，429，網(wǎng)口，USB，CAN，AD/DA以及一系列的離散接口等等，這些接口的個(gè)數(shù)及種類(lèi)往往都不相同，因而在對(duì)其設(shè)備進(jìn)行檢測(cè)時(shí)沒(méi)有統(tǒng)一的方式。業(yè)界的做法大多數(shù)是針對(duì)不同的待檢測(cè)設(shè)備設(shè)計(jì)不同的接口系統(tǒng)，即一塊板卡實(shí)現(xiàn)某一功能，因而導(dǎo)致設(shè)計(jì)周期長(zhǎng)，軟件開(kāi)發(fā)難度大，資源浪費(fèi)嚴(yán)重，使用不便。

另外本發(fā)明中使用到的專業(yè)術(shù)語(yǔ)及其縮寫(xiě)解釋如下：

FPGA：(Field-Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門(mén)陣列；

DSP： DSP芯片，也稱數(shù)字信號(hào)處理器，是一種特別適合于進(jìn)行數(shù)字信號(hào)處理運(yùn)算的微處理器，其主要應(yīng)用是實(shí)時(shí)快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法；

FLEXRAY：是一種用于汽車(chē)的高速、可確定性的，具備故障容錯(cuò)能力的總線技術(shù)，它將事件觸發(fā)和時(shí)間觸發(fā)兩種方式相結(jié)合，具有高效的網(wǎng)絡(luò)利用率和系統(tǒng)靈活性特點(diǎn)，可以作為新一代汽車(chē)內(nèi)部網(wǎng)絡(luò)的主干網(wǎng)絡(luò)；

CAN：是控制器局域網(wǎng)絡(luò)(Controller Area Network，CAN)的簡(jiǎn)稱，是由以研發(fā)和生產(chǎn)汽車(chē)電子產(chǎn)品著稱的德國(guó)BOSCH公司開(kāi)發(fā)的，并最終成為國(guó)際標(biāo)準(zhǔn)（ISO 11898），是國(guó)際上應(yīng)用最廣泛的現(xiàn)場(chǎng)總線之一；

1553B總線，是美國(guó)軍方專為飛機(jī)上設(shè)備制定的一種信息傳輸總線標(biāo)準(zhǔn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是克服現(xiàn)有技術(shù)的上述缺點(diǎn)，提供一種三層疊加式多功能接口系統(tǒng)，針對(duì)工業(yè)電子設(shè)備接口種類(lèi)繁多、不便于測(cè)試的問(wèn)題進(jìn)行集成化設(shè)計(jì)，將工業(yè)設(shè)備中可能使用到的接口進(jìn)行統(tǒng)一集成設(shè)計(jì)，該接口系統(tǒng)能同時(shí)提供多種接口，然后在系統(tǒng)內(nèi)進(jìn)行一定的通信數(shù)據(jù)協(xié)議轉(zhuǎn)換，提供給用戶進(jìn)行測(cè)試功能開(kāi)發(fā)，從而實(shí)現(xiàn)了檢測(cè)接口的統(tǒng)一。

為了實(shí)現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案是：一種三層疊加式多功能接口系統(tǒng)，包括混合接口處理器、隔離電源；所述混合接口處理器上還設(shè)置有CAN總線接口、Flaxrey總線接口、1553B A/B雙冗余總線接口、第一以太網(wǎng)接口、第二以太網(wǎng)接口、USB接口；所述隔離電源分別連接CAN總線接口、Flaxrey總線接口、1553B A/B雙冗余總線接口、第一以太網(wǎng)接口；所述第一以太網(wǎng)接口、第二以太網(wǎng)接口均采用光纖以太網(wǎng)接口。

上述一種三層疊加式多功能接口系統(tǒng)，所述混合接口處理器包括FPGA、DSP、MCU，所述FPGA上雙向連接有DSP、MCU、USB處理器、CAN控制器、網(wǎng)口協(xié)議芯片和B61580處理器；所述DSP與SRAM連接；所述MCU通過(guò)Flaxrey控制器接口連接Flaxrey總線接口；所述USB處理器連接有USB接口；所述CAN控制器通過(guò)CAN控制器接口電聯(lián)接CAN總線接口；所述網(wǎng)口協(xié)議芯片設(shè)置有兩個(gè)，分別連接第一以太網(wǎng)接口、第二以太網(wǎng)接口；所述B61580處理器與1553B A/B雙冗余總線接口相通。

上述一種三層疊加式多功能接口系統(tǒng)，所述FPGA采用X3CS700AN；所述DSP采用TMS320F28335；所述SRAM采用CY7C1041CV33；所述MCU采用MC9S12XF512-112；所述Flaxrey控制器接口采用TJA1080；所述USB處理器采用CY7C68013A-56PVXC；所述CAN控制器采用SJA000；所述CAN控制器接口采用PCA82C250；所述網(wǎng)口協(xié)議芯片采用W5300。

上述一種三層疊加式多功能接口系統(tǒng)，所述依次相連的CAN控制器、CAN控制器接口、CAN總線接口為1路CAN接口，共設(shè)置2路；所述相連接的Flaxrey控制器接口和Flaxrey總線接口為1路Flaxrey接口，共設(shè)置2路；所述1553B A/B雙冗余總線接口設(shè)置為1路；所述第一以太網(wǎng)接口、第二以太網(wǎng)接口均為10/100M以太網(wǎng)接口。

上述一種三層疊加式多功能接口系統(tǒng)，所焊制的電路板采用三層疊加式結(jié)構(gòu)。

本發(fā)明的有益效果：本發(fā)明采用三層疊加式結(jié)構(gòu)，體積小，將多個(gè)功能接口集成到同一模塊，集成度高，使用更加方便。

附圖說(shuō)明

下面通過(guò)附圖并結(jié)合實(shí)施例具體描述本發(fā)明，本發(fā)明的優(yōu)點(diǎn)和實(shí)現(xiàn)方式將會(huì)更加明顯，其中附圖所示內(nèi)容僅用于對(duì)本發(fā)明的解釋說(shuō)明，而不構(gòu)成對(duì)本發(fā)明的任何意義上的限制。

圖1是本發(fā)明一種三層疊加式多功能接口系統(tǒng)的結(jié)構(gòu)示意圖；

圖2是本發(fā)明一種三層疊加式多功能接口系統(tǒng)的電路連接框圖；

附圖標(biāo)記說(shuō)明：1、混合接口處理器；2、隔離電源；3、CAN總線接口；4、Flaxrey總線接口；5、1553B A/B雙冗余總線接口；6、第一以太網(wǎng)接口；7、第二以太網(wǎng)接口；8、USB接口；9、FPGA；10、DSP；11、MCU；12、USB處理器；13、CAN控制器；14、網(wǎng)口協(xié)議芯片；15、B61580處理器。

具體實(shí)施方式

下面對(duì)本發(fā)明的實(shí)施例作詳細(xì)說(shuō)明：本實(shí)施例在以本發(fā)明技術(shù)方案為前提下進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過(guò)程。應(yīng)當(dāng)指出的是，對(duì)本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變型和改進(jìn)，這些都屬于本發(fā)明保護(hù)范圍。

如圖1所示，一種三層疊加式多功能接口系統(tǒng)，包括混合接口處理器1、隔離電源2；所述混合接口處理器1上還設(shè)置有CAN總線接口3、Flaxrey總線接口4、1553B A/B雙冗余總線接口5、第一以太網(wǎng)接口6、第二以太網(wǎng)接口7、USB接口8；所述隔離電源2分別連接CAN總線接口3、Flaxrey總線接口4、1553B A/B雙冗余總線接口5、第一以太網(wǎng)接口6；所述第一以太網(wǎng)接口6、第二以太網(wǎng)接口7均采用光纖以太網(wǎng)接口。

進(jìn)一步地，所述混合接口處理器1包括FPGA 9、DSP 10、MCU 11，所述FPGA 9上雙向連接有DSP 10、MCU 11、USB處理器12、CAN控制器13、網(wǎng)口協(xié)議芯片14和B61580處理器15；所述DSP 10與SRAM連接；所述MCU 11通過(guò)Flaxrey控制器接口連接Flaxrey總線接口4；所述USB處理器12連接有USB接口8；所述CAN控制器13通過(guò)CAN控制器接口電聯(lián)接CAN總線接口3；所述網(wǎng)口協(xié)議芯片14設(shè)置有兩個(gè)，分別連接第一以太網(wǎng)接口6、第二以太網(wǎng)接口7；所述B61580處理器15與1553B A/B雙冗余總線接口5相通。

進(jìn)一步地，所述FPGA 9采用X3CS700AN；所述DSP 10采用TMS320F28335；所述SRAM采用CY7C1041CV33；所述MCU 11采用MC9S12XF512-112；所述Flaxrey控制器接口采用TJA1080；所述USB處理器12采用CY7C68013A-56PVXC；所述CAN控制器13采用SJA000；所述CAN控制器接口采用PCA82C250；所述網(wǎng)口協(xié)議芯片14采用W5300。

進(jìn)一步地，所述依次相連的CAN控制器13、CAN控制器接口、CAN總線接口3為1路CAN接口，共設(shè)置2路；所述相連接的Flaxrey控制器接口和Flaxrey總線接口4為1路Flaxrey接口，共設(shè)置2路；所述1553B A/B雙冗余總線接口5設(shè)置為1路；所述第一以太網(wǎng)接口6、第二以太網(wǎng)接口7均為10/100M以太網(wǎng)接口。

進(jìn)一步地，所焊制的電路板采用三層疊加式結(jié)構(gòu)。

本發(fā)明的工作原理：

本系統(tǒng)為多種功能接口轉(zhuǎn)換USB通用接口進(jìn)行通信，CPU為T(mén)I公司的TMS320C28335，數(shù)據(jù)交換及接口控制由XILINX的X3CS700AN實(shí)現(xiàn)，其他功能的實(shí)現(xiàn)如下所述；

1、USB口通過(guò)協(xié)議芯片CY7V68013實(shí)現(xiàn)，控制器是TMS320C28335，USB數(shù)據(jù)收發(fā)匯總與FPGA。

2、2路FLEXRAY接口利用MC9S12XF512的自帶外設(shè)接口實(shí)現(xiàn)，接口收發(fā)數(shù)據(jù)匯總與FPGA。

3、2路CAN接口采用收發(fā)器SJA1000實(shí)現(xiàn)，控制器同樣由TMS320C28335實(shí)現(xiàn)，數(shù)據(jù)匯總與FPGA。

4、2路10/100M網(wǎng)口由W5300實(shí)現(xiàn)，控制器同樣由TMS320C28335實(shí)現(xiàn)，數(shù)據(jù)匯總與FPGA。

5、1路1553B A/B雙冗余總線由BU61580實(shí)現(xiàn)，控制器同樣由TMS320C28335實(shí)現(xiàn)，數(shù)據(jù)匯總與FPGA。

以上所述為本發(fā)明的優(yōu)選應(yīng)用范例，并非對(duì)本發(fā)明的限制，凡是根據(jù)本發(fā)明技術(shù)要點(diǎn)做出的簡(jiǎn)單修改、結(jié)構(gòu)更改變化均屬于本發(fā)明的保護(hù)范圍之內(nèi)。