本發(fā)明屬于傳感器信息檢測領(lǐng)域，具體涉及主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)。

背景技術(shù)：

現(xiàn)如今，電子技術(shù)飛速發(fā)展，進(jìn)而帶動(dòng)一大批相關(guān)產(chǎn)業(yè)及技術(shù)的推動(dòng)，其中傳感器的應(yīng)用占據(jù)了重要的地位，而傳感器是借助于將物理量轉(zhuǎn)換成傳感器特定輸出信號(hào)的一個(gè)或多個(gè)檢測機(jī)構(gòu)來檢測屬于傳感器環(huán)境的特定物理量的裝置，通常使用的傳感器的眾所周知實(shí)例包括溫度計(jì)、速度計(jì)、 麥克風(fēng)、電壓表、雷達(dá)和地震儀。

目前在實(shí)際的工程中，多模傳感器信息探測與信息融合的測試采用的是分立設(shè)備測試，其硬件連接不便，占用空間大，造作人員技術(shù)要求高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是克服現(xiàn)有技術(shù)的上述缺點(diǎn)，提供主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)。

為了實(shí)現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案是：主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)，包括母板、通信板、處理板、通信接口；其中，所述通信板和處理板均通過CPCI接口與母板連接；所述母板上還設(shè)置有電源接口；所述通信板設(shè)置有通信接口；所述通信接口包括AD接口、DA接口、CAN2.0B接口、1553B接口、RS422接口、RS232接口、以太網(wǎng)接口、GPIO接口以及ARINC429接口。

上述主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)，所述通信板包括由總線連接的第一FPGA和第一DSP，其中第一FPGA采用XC6SLX100，第一DSP采用TMS320C28346。

上述主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)，所述通信板中還設(shè)置有SRAM存儲(chǔ)器以及FLASH存儲(chǔ)器。

上述主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)，所述處理板包括由總線連接的第二FPGA和第二DSP，且第二DSP至少為1個(gè)，其中第二FPGA采用XC6SLX100，第二DSP采用TMS320C6748。

上述主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)，所述處理板還設(shè)置有AD/DA模塊、FLASH程序加載模塊、DDR2數(shù)據(jù)存儲(chǔ)模塊、RS422總線模塊、RS232接口模塊、10M/100M以太網(wǎng)接口模塊、GPIO接口模塊。

本發(fā)明的有益效果：本發(fā)明從模塊的角度看，通信板部分將多種接口集成到一塊板卡，提高通信效率，減小上位機(jī)響應(yīng)壓力，縮小體積，高度集成化；信號(hào)處理板部分設(shè)計(jì)了高速DSP陣列協(xié)同工作，大大的提高運(yùn)算速率和效率，這些設(shè)計(jì)使得整體結(jié)構(gòu)遵循高度集成化，高度智能化，運(yùn)算高效化。

附圖說明

下面通過附圖并結(jié)合實(shí)施例具體描述本發(fā)明，本發(fā)明的優(yōu)點(diǎn)和實(shí)現(xiàn)方式將會(huì)更加明顯，其中附圖所示內(nèi)容僅用于對(duì)本發(fā)明的解釋說明，而不構(gòu)成對(duì)本發(fā)明的任何意義上的限制。

圖1是本發(fā)明主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)的主結(jié)構(gòu)框圖；

圖2是本發(fā)明主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)的結(jié)構(gòu)示意圖；

圖3是本發(fā)明主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)的通信板的結(jié)構(gòu)框圖；

圖4是本發(fā)明主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)的處理板的結(jié)構(gòu)框圖；

附圖標(biāo)記說明：1、母板；2、通信板；3、處理板；4、通信接口；5、電源接口。

具體實(shí)施方式

下面對(duì)本發(fā)明的實(shí)施例作詳細(xì)說明：本實(shí)施例在以本發(fā)明技術(shù)方案為前提下進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過程。應(yīng)當(dāng)指出的是，對(duì)本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變型和改進(jìn)，這些都屬于本發(fā)明保護(hù)范圍。

如圖1、圖2所示，主/被動(dòng)傳感器多模信息探測與信息融合技術(shù)仿真平臺(tái)，包括母板1、通信板2、處理板3、通信接口4；其中，所述通信板2和處理板3均通過CPCI接口與母板1連接；所述母板1上還設(shè)置有電源接口5；所述通信板2設(shè)置有通信接口4；所述通信接口4包括16個(gè)AD接口、16個(gè)DA接口、2個(gè)CAN2.0B接口、1個(gè)1553B接口、16個(gè)RS422接口、3個(gè)RS232接口、1個(gè)以太網(wǎng)接口、32個(gè)GPIO接口以及8個(gè)ARINC429接口。

進(jìn)一步地，母板1連接通信板2和處理板3，并為其供電，母板1上插座按標(biāo)準(zhǔn)CPCI和PMC定義，同時(shí)除去電源，各信號(hào)IO均可重新定義，即每組PMC座經(jīng)重定義，均可連接AD板、DA板或DSP板。

進(jìn)一步地，如圖3所示，所述通信板2包括由總線連接的第一FPGA和第一DSP，其中DSP采用TI公司的高速浮點(diǎn)處理器TMS320C28346，最高300MHz工作頻率，F(xiàn)PGA采用Xilinx公司的Spartan-6系列的XC6SLX100，并外擴(kuò)了SRAM存儲(chǔ)器、以及FLASH存儲(chǔ)器，主要完成接口轉(zhuǎn)換、邏輯控制及時(shí)序控制功能。

進(jìn)一步地，如圖4所示，所述處理板3包括由總線連接的第二FPGA和第二DSP以組成DSP陣列+FPGA的核心數(shù)字處理平臺(tái)，該平臺(tái)包含的模塊有：AD/DA模塊、FLASH程序加載模塊、DDR2數(shù)據(jù)存儲(chǔ)模塊、RS422總線模塊、RS232接口模塊、10M/100M以太網(wǎng)接口模塊、GPIO接口模塊，其中所述第二FPGA采用Xilinx公司的Spartan-6系列的XC6SLX100，第二DSP采用4顆TI公司高速浮點(diǎn)超低功耗處理器TMS320C6748，且第二DSP至少為1個(gè)。

本發(fā)明的工作原理：

被測產(chǎn)品通過通信接口4與本發(fā)明連接，產(chǎn)生的出具經(jīng)過通信板2，通過CPCI接口傳遞到處理板3，經(jīng)過處理板3上的DSP陣列協(xié)同處理后，結(jié)果回傳至通信板2，通過以太網(wǎng)接口傳遞至上位機(jī)顯示，而母板只作安裝連接使用，并給通信板2和處理板3供電。

以上所述為本發(fā)明的優(yōu)選應(yīng)用范例，并非對(duì)本發(fā)明的限制，凡是根據(jù)本發(fā)明技術(shù)要點(diǎn)做出的簡單修改、結(jié)構(gòu)更改變化均屬于本發(fā)明的保護(hù)范圍之內(nèi)。