本實用新型涉及一種控制裝置，具體來說，是一種基于APCI總線的二乘二取二安全控制裝置。

背景技術(shù)：

APCI總線是一種基于AT96總線規(guī)范，并吸收PXI總線高精度定時和同步優(yōu)點的自定義的高可靠性平臺。APCI總線在AT96總線基礎(chǔ)上增加了用于定時和同步的10MHz參考時鐘和星型觸發(fā)總線。

AT96總線是1994年由德國SIMENS公司發(fā)起制定的AT96總線歐洲卡標(biāo)準(zhǔn)(IEEE996)，并在歐洲得到了推廣應(yīng)用。AT96總線是將ISA總線電氣規(guī)范、96芯針孔連接器和歐洲卡規(guī)范(IEC297/IEEE1011.1)結(jié)合起來，消除了ISA總線模板之間的金手指連接方式，具有抗強(qiáng)震動和沖擊能力，適合應(yīng)用在航空航天、軌道交通及工業(yè)測試等領(lǐng)域中。

PXI總線(PCI eXtension for Instrumentation，面向儀器的PCI擴(kuò)展)，是一種堅固的基于PCI總線的平臺。PXI總線上增加的系統(tǒng)參考時鐘、觸發(fā)總線、星形觸發(fā)線和模塊間的局部總線可滿足高精度定時、同步與數(shù)據(jù)通信要求。PXI總線平臺是一個高性能的平臺，可應(yīng)用于諸如航空航天、軌道交通及工業(yè)測試等領(lǐng)域中。

在軌道交通、航空航天等要求高可靠性和高安全性場合，需要采用高安全計算機(jī)系統(tǒng)來實現(xiàn)，即使發(fā)生故障也能使輸出導(dǎo)向安全側(cè)。國內(nèi)鐵路信號產(chǎn)品的安全計算機(jī)多采用二乘二取二結(jié)構(gòu)，“二取二”即雙機(jī)比較系統(tǒng)，它集成兩個數(shù)據(jù)處理系統(tǒng)，雙處理器同時運行，系統(tǒng)對結(jié)果實時比較，只有在雙機(jī)運行結(jié)果一致時才對外輸出運算結(jié)果?！岸恕钡淖饔脼樯鲜鲭p處理器組合用兩組，采用雙機(jī)熱備的方式。

現(xiàn)有的安全計算機(jī)多半采用單純的AT96總線或是自定義并行總線作為待比較數(shù)據(jù)的交互通道。此種情況下，雙機(jī)間同步過程時間較長，定時不準(zhǔn)確，導(dǎo)致整個系統(tǒng)響應(yīng)時間延長。

技術(shù)實現(xiàn)要素：

針對上述問題，本實用新型提出一種基于APCI總線的二乘二取二安全控制裝置，提高了系統(tǒng)定時和同步的精度，縮短了系統(tǒng)響應(yīng)時間。

一種基于APCI總線的二乘二取二安全控制裝置，包括安全輸入單元、處理器單元、安全輸出單元與參考時鐘源；安全輸入單元中包含兩路完全一樣的輸入通道A與輸入通道B。處理器單元中包含兩個完全相同的處理器A與處理器B；安全輸出單元中包含兩路完全一樣的輸出通道A與輸出通道B；同時，安全輸出單元中還包含有一個比較仲裁模塊。

輸入通道A和輸入通道B連接外設(shè)，同時輸入通道A和輸入通道B上的雙口RAM分別與處理器A和處理器B間通過兩條獨立的AT96總線連接。處理器A和處理器B之間通過以太網(wǎng)連接。處理器A和處理器B分別通過獨立的AT96總線與比較仲裁模塊上的兩個雙口RAM連接。比較仲裁模塊則通過本地總線與輸出通道A和輸出通道B連接；輸出通道A和輸出通道B連接外設(shè)。

參考時鐘源由低偏斜的時鐘BUFFER擴(kuò)展出6路參考時鐘，分別連接到輸入通道、處理器和比較仲裁模塊。處理器單元由參考時鐘和星形觸發(fā)總線為安全輸入單元和安全輸出單元提供高精度定時和同步功能。

本實用新型的優(yōu)點在于：

1、本實用新型基于APCI總線的二乘二取二安全控制裝置，在AT96總線的基礎(chǔ)上，增加了用于定時和同步的10MHz參考時鐘和星型觸發(fā)總線，提高了系統(tǒng)定時和同步的精度，縮短了系統(tǒng)響應(yīng)時間。

附圖說明

圖1為本實用新型基于APCI總線的二乘二取二安全控制裝置的系統(tǒng)架構(gòu)圖。

圖中：

1-控制裝置 101-安全輸入單元 102-處理器單元

103-安全輸出單元

具體實施方式

下面結(jié)合附圖對本實用新型作進(jìn)一步詳細(xì)說明。

本實用新型基于APCI總線的二乘二取二安全控制裝置，由兩個結(jié)構(gòu)相同的控制裝置(I系和II系)構(gòu)成，兩個控制裝置間為主備關(guān)系，之間通過以太網(wǎng)進(jìn)行同步及數(shù)據(jù)交互，定期交互自身健康信息，當(dāng)其中一個控制裝置出現(xiàn)故障，另一個控制裝置自動升為主份。兩個控制裝置均包括安全輸入單元、處理器單元和安全輸出單元。安全輸入單元中包含兩路完全一樣的輸入通道A與輸入通道B；處理器單元中包含兩個完全相同的處理器A與處理器B；安全輸出單元中包含兩路完全一樣的輸出通道A與輸出通道B；同時，安全輸出單元中還包含有一個比較仲裁模塊。

上述安全輸入單元采集到的外設(shè)(繼電器、信號燈、道岔等)的狀態(tài)信息，經(jīng)過分析運算得到當(dāng)前外設(shè)工作情況和后續(xù)外設(shè)需要執(zhí)行的指令。輸入通道A和輸入通道B上的雙口RAM分別與處理器A和處理器B間通過兩條獨立的AT96總線連接，完成輸入通道A、輸入通道B與處理器A、處理器B間的數(shù)據(jù)交互。處理器A和處理器B之間通過以太網(wǎng)連接，完成對輸入通道A和輸入通道B獲取的外設(shè)狀態(tài)信息間的相互比對，并通過分析運算得到的后續(xù)外設(shè)需要執(zhí)行的指令。處理器A和處理器B分別通過獨立的AT96總線與比較仲裁模塊上的兩個雙口RAM連接；而在安全輸出單元內(nèi)部，比較仲裁模塊則通過本地總線與輸出通道A和輸出通道B連接。比較仲裁模塊對處理器A和處理器B發(fā)來的數(shù)據(jù)或指令進(jìn)行比對，如果比對結(jié)果一致則通過輸出通道A和輸出通道B各自輸出一個控制信號，由這兩個控制信號驅(qū)動安全輸入單元的輸出電路將該數(shù)據(jù)或指令發(fā)送到相應(yīng)的外設(shè)，從而控制外設(shè)完成相應(yīng)指令。上述提到的兩個控制信號必須同時有效才能驅(qū)動輸出電路輸出信號，否則輸出電路無信號輸出。如果比對結(jié)果不一致則反饋錯誤信息給處理器單元，同時切斷輸出通道A、輸出通道B和輸出電路的供電，保證控制裝置無錯誤輸出。

在兩個控制裝置中，各有一個10MHz參考時鐘源。該時鐘源通過一個低偏斜的時鐘BUFFER擴(kuò)展出6路10MHz參考時鐘，分別連接到兩個輸入通道、兩個處理器和比較仲裁模塊。處理器單元利用10MHz參考時鐘和星形觸發(fā)總線為控制裝置內(nèi)的安全輸入單元和安全輸出單元提供高精度定時和同步功能。所述星型觸發(fā)總線采用星型拓?fù)?，即處理器A與輸入通道A、比較仲裁模塊和處理器B各由一條獨立的觸發(fā)線連接；同理，處理器B與輸入通道B、比較仲裁模塊和處理器A各由一條獨立的觸發(fā)線連接。在每個控制周期開始前，控制模塊內(nèi)的處理器單元、安全輸入單元和安全輸出單元通過星型觸發(fā)總線同步，并利用10MHz參考時鐘定時。兩個控制模塊間則通過以太網(wǎng)完成同步工作。星形觸發(fā)總線間以及10MHz參考時鐘間都具有小于1ns的偏斜。利用星形觸發(fā)線和10MHz參考時鐘的極低的偏斜，使得控制模塊可實現(xiàn)雙機(jī)間高精度同步和定時、安全輸入單元的定時采集、安全輸出單元的定時輸出以及雙系間的定時通訊功能，提高系統(tǒng)運行效率，減小系統(tǒng)響應(yīng)時間。