本實(shí)用新型涉及信號(hào)處理領(lǐng)域，特別涉及一種信號(hào)發(fā)生器。

背景技術(shù)：

信號(hào)發(fā)生器能夠提供具有各種頻率、波形和電平的信號(hào)，廣泛應(yīng)用于電子技術(shù)領(lǐng)域。信號(hào)發(fā)生器通常采用直接數(shù)字式頻率合成器(Direct Digital Synthesizer，DDS)實(shí)現(xiàn)信號(hào)的頻率合成，且在需要信號(hào)發(fā)生器輸出多個(gè)信號(hào)時(shí)，信號(hào)發(fā)生器通常包括多個(gè)DDS，每個(gè)DDS對應(yīng)一個(gè)信號(hào)通道，負(fù)責(zé)該通道的信號(hào)的頻率合成。

為了使得不同通道輸出的信號(hào)之間同步，信號(hào)發(fā)生器還需要針對多個(gè)DDS設(shè)置同步電路，該同步電路的結(jié)構(gòu)較為復(fù)雜，且面積較大，導(dǎo)致信號(hào)發(fā)生器的體積較大，成本較高。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型提供一種信號(hào)發(fā)生器，用于解決現(xiàn)有信號(hào)發(fā)生器體積較大，成本較高的問題。

本實(shí)用新型提供一種信號(hào)發(fā)生器，包括時(shí)鐘電路、控制電路、多通道直接數(shù)字式頻率合成器DDS，所述多通道DDS包括M個(gè)輸出通道，M為不小于2的正整數(shù)；其中，所述控制電路用于向所述時(shí)鐘電路發(fā)送第一工作參數(shù)，所述時(shí)鐘電路基于所述第一工作參數(shù)產(chǎn)生時(shí)鐘信號(hào)，并將所述時(shí)鐘信號(hào)發(fā)送至所述多通道DDS；所述控制電路還用于向所述多通道DDS發(fā)送第二工作參數(shù)，所述多通道DDS基于所述第二工作參數(shù)及所述時(shí)鐘信號(hào)工作，產(chǎn)生M個(gè)輸出信號(hào)并分別經(jīng)由所述M個(gè)輸出通道輸出，所述M個(gè)輸出信號(hào)同步。

上述方案中，信號(hào)發(fā)生器采用一個(gè)所述多通道DDS基于所述時(shí)鐘電路產(chǎn)生的一個(gè)時(shí)鐘信號(hào)得到M個(gè)輸出信號(hào)，由于該M個(gè)輸出信號(hào)由同一個(gè)所述多通道DDS所產(chǎn)生，并在所述多通道DDS內(nèi)部實(shí)現(xiàn)同步，進(jìn)而無需額外設(shè)置同步電路，使得信號(hào)發(fā)生器的體積減小，成本降低。不僅如此，由于使用一個(gè)所述多通道DDS實(shí)現(xiàn)輸出多個(gè)輸出信號(hào)，相較于現(xiàn)有技術(shù)中采用多個(gè)單通道DDS實(shí)現(xiàn)輸出多個(gè)輸出信號(hào)，信號(hào)發(fā)生器的體積進(jìn)一步減小，成本也進(jìn)一步降低。

可選的，所述信號(hào)發(fā)生器還包括M個(gè)信號(hào)調(diào)理電路，所述M個(gè)信號(hào)調(diào)理電路與所述M個(gè)輸出通道一一對應(yīng)連接，分別用于對所述M個(gè)輸出信號(hào)進(jìn)行調(diào)理。所述信號(hào)調(diào)理電路能夠改善信號(hào)發(fā)生器輸出信號(hào)的質(zhì)量，如濾除雜波、信號(hào)放大，等等。

可選的，所述M個(gè)信號(hào)調(diào)理電路中的每個(gè)包括變壓器、放大器以及濾波器，所述多通道DDS輸出的所述輸出信號(hào)依次經(jīng)過所述變壓器、放大器以及濾波器進(jìn)行處理。調(diào)理后的輸出信號(hào)的分辨率更高，雜散、相噪更低。

可選的，所述控制電路包括現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)，用于根據(jù)外部命令生成所述第一工作參數(shù)及所述第二工作參數(shù)，并將所述所述第一工作參數(shù)發(fā)送至所述時(shí)鐘電路，以及將所述第二工作參數(shù)發(fā)送至所述多通道DDS。使用FPGA對信號(hào)發(fā)生器進(jìn)行設(shè)計(jì)可以進(jìn)一步簡化信號(hào)發(fā)生器的電路結(jié)構(gòu)，減小信號(hào)發(fā)生器的體積；同時(shí)由于其可多次重復(fù)編輯的特性，極大地提高了信號(hào)發(fā)生器設(shè)計(jì)的靈活性和通用性，大大縮短了信號(hào)發(fā)生器的開發(fā)周期。

可選的，所述控制電路還包括存儲(chǔ)器，用于儲(chǔ)存所述第一工作參數(shù)和所述第二工作參數(shù)。用戶在使用信號(hào)發(fā)生器過程中可靈活調(diào)用存儲(chǔ)器中預(yù)先保存的所述第一工作參數(shù)和所述第二工作參數(shù)產(chǎn)生相應(yīng)的輸出信號(hào)，從而簡化了信號(hào)發(fā)生器使用過程中的操作過程，使得信號(hào)發(fā)生器的使用更加便捷。

可選的，所述存儲(chǔ)器為電可擦可編程只讀存儲(chǔ)器EEPROM，使得用戶在應(yīng)用中可以更加便捷地使用信號(hào)發(fā)生器產(chǎn)生需要的信號(hào)。

可選的，所述多通道DDS還用于基于所述時(shí)鐘信號(hào)生成作為所述控制電路的工作時(shí)鐘的第二時(shí)鐘信號(hào)，并將所述第二時(shí)鐘信號(hào)發(fā)送至所述控制電路。所述控制電路在所述第二時(shí)鐘信號(hào)下工作，向所述多通道DDS發(fā)送第二工作參數(shù)，保證所述多通道DDS能夠準(zhǔn)確地接收所述第二工作參數(shù)。

可選的，所述第二時(shí)鐘信號(hào)的頻率小于所述時(shí)鐘信號(hào)的頻率，保證所述控制電路在安全工作頻率內(nèi)工作。

可選的，當(dāng)M＝4時(shí)，所述第二時(shí)鐘信號(hào)的頻率為所述時(shí)鐘信號(hào)頻率的四分之一或八分之一，保證所述控制電路在安全工作頻率內(nèi)工作。

可選的，所述時(shí)鐘電路可以為鎖相環(huán)電路結(jié)構(gòu)，使得所述時(shí)鐘電路輸出高分辨率、低雜散的時(shí)鐘信號(hào)。

可選的，所述時(shí)鐘電路包括晶振和時(shí)鐘源，所述晶振用于產(chǎn)生基頻信號(hào)，所述時(shí)鐘源用于依據(jù)所述晶振的所述基頻信號(hào)產(chǎn)生高分辨率、低雜散的時(shí)鐘信號(hào)。

可選的，所述晶振還用于向所述控制電路發(fā)送用于指示所述控制電路開始工作的初始時(shí)鐘信號(hào)，以使所述控制電路在所述初始時(shí)鐘信號(hào)下向所述時(shí)鐘電路發(fā)送所述第一工作參數(shù)。

附圖說明

為了更清楚地說明本實(shí)用新型實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本實(shí)用新型實(shí)施例中信號(hào)發(fā)生器的結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型實(shí)施例中信號(hào)發(fā)生器的進(jìn)一步細(xì)化結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面通過附圖以及具體實(shí)施例對本實(shí)用新型技術(shù)方案做詳細(xì)的說明，應(yīng)當(dāng)理解本實(shí)用新型實(shí)施例以及實(shí)施例中的具體特征是對本實(shí)用新型技術(shù)方案的詳細(xì)的說明，而不是對本實(shí)用新型技術(shù)方案的限定，在不沖突的情況下，本實(shí)用新型實(shí)施例以及實(shí)施例中的技術(shù)特征可以相互組合。

圖1為本實(shí)用新型實(shí)施例中信號(hào)發(fā)生器的示意圖，本實(shí)用新型提供的信號(hào)發(fā)生器包括時(shí)鐘電路10、控制電路20、多通道DDS30。其中，多通道DDS30包括M個(gè)輸出通道31，M為不小于2的正整數(shù)。

上述信號(hào)發(fā)生器產(chǎn)生信號(hào)的過程為：

一方面，控制電路20向時(shí)鐘電路10發(fā)送第一工作參數(shù)，該第一工作參數(shù)用于規(guī)定時(shí)鐘電路10的工作參數(shù)，如時(shí)鐘電路10的基頻、時(shí)鐘電路10產(chǎn)生時(shí)鐘信號(hào)的電平，等；時(shí)鐘電路10基于第一工作參數(shù)產(chǎn)生時(shí)鐘信號(hào)，并將時(shí)鐘信號(hào)發(fā)送至多通道DDS30。另一方面，控制電路20向多通道DDS30發(fā)送第二工作參數(shù)，例如，該第二工作參數(shù)用于規(guī)定多通道DDS30對時(shí)鐘信號(hào)的相位的調(diào)制方式、對時(shí)鐘信號(hào)的幅度的調(diào)制方式，或者對時(shí)鐘信號(hào)頻率的調(diào)制方式等；多通道DDS30基于第二工作參數(shù)及時(shí)鐘信號(hào)工作，產(chǎn)生M個(gè)輸出信號(hào)，并將M個(gè)輸出信號(hào)分別經(jīng)由M個(gè)輸出通道31輸出。

需要說明的是，圖1所示的多通道DDS30包括4個(gè)輸出通道31，僅在于舉例，實(shí)際情況中，多通道DDS30還可以包括2～3個(gè)通道，或者多于4個(gè)的通道。

上述信號(hào)發(fā)生器采用一個(gè)多通道DDS30基于時(shí)鐘電路10產(chǎn)生的一個(gè)時(shí)鐘信號(hào)得到M個(gè)輸出信號(hào)，由于該M個(gè)輸出信號(hào)由同一個(gè)多通道DDS30所產(chǎn)生，在該多通道DDS30內(nèi)部實(shí)現(xiàn)同步，進(jìn)而無需額外設(shè)置同步電路，使得信號(hào)發(fā)生器的體積減小，成本降低。不僅如此，由于使用一個(gè)多通道DDS30實(shí)現(xiàn)輸出多個(gè)輸出信號(hào)，相較于現(xiàn)有技術(shù)中采用多個(gè)單通道DDS實(shí)現(xiàn)輸出多個(gè)輸出信號(hào)，信號(hào)發(fā)生器的體積進(jìn)一步減小，成本也進(jìn)一步降低。

可選的，多通道DDS30在時(shí)鐘信號(hào)的頻率下工作，多通道DDS主要包括頻率控制寄存器、高速相位累加器和正弦計(jì)算器三個(gè)部分。其中，頻率控制寄存器可以以串行或并行的方式裝載并寄存用戶輸入的頻率控制碼；而相位累加器根據(jù)多通道DDS30的頻率控制碼在每個(gè)時(shí)鐘周期內(nèi)進(jìn)行相位累加，得到一個(gè)相位值；正弦計(jì)算器則對該相位值計(jì)算數(shù)字化正弦波幅度(芯片一般通過查表得到)。多通道DDS30輸出的一般是數(shù)字化的正弦波，因此還需經(jīng)過高速D/A轉(zhuǎn)換器和低通濾波器才能得到一個(gè)可用的模擬頻率信號(hào)；多通道DDS30還可以具有調(diào)幅、調(diào)頻和調(diào)相等調(diào)理功能及片內(nèi)D/A變換器。

可選的，參照圖2，信號(hào)發(fā)生器還包括M個(gè)信號(hào)調(diào)理電路40，M個(gè)信號(hào)調(diào)理電路40與M個(gè)輸出通道31一一對應(yīng)連接，分別用于對M個(gè)輸出信號(hào)進(jìn)行調(diào)理，調(diào)理后的信號(hào)即為信號(hào)發(fā)生器的輸出信號(hào)。本實(shí)現(xiàn)方式中，采用信號(hào)調(diào)理電路40對M個(gè)輸出信號(hào)進(jìn)行調(diào)理能夠改善信號(hào)發(fā)生器輸出信號(hào)的質(zhì)量，如濾除雜波、信號(hào)放大，等等。

可選的，參照圖2，M個(gè)信號(hào)調(diào)理電路40中的每個(gè)包括變壓器41、放大器42以及濾波器43，多通道DDS30輸出的M個(gè)輸出信號(hào)依次經(jīng)過變壓器41、放大器42以及濾波器43。變壓器41、放大器42以及濾波器43分別對M個(gè)輸出信號(hào)進(jìn)行單端轉(zhuǎn)換、放大、濾除雜波處理，經(jīng)過調(diào)理電路40調(diào)理后的輸出信號(hào)的分辨率更高，雜散、相噪更低。

可選的，參照圖2，控制電路20包括現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)21，根據(jù)輸入的外部命令生成第一工作參數(shù)及第二工作參數(shù)，并將第一工作參數(shù)發(fā)送至?xí)r鐘電路10，以及將第二工作參數(shù)發(fā)送至多通道DDS30。

FPGA21具有大規(guī)模、高集成度以及可多次重復(fù)編程的優(yōu)點(diǎn)。用戶可以根據(jù)不同應(yīng)用場景，對FPGA21編輯不同功能的程序，并進(jìn)行靈活地調(diào)用，產(chǎn)生不同的電路功能。因此，使用FPGA21對信號(hào)發(fā)生器進(jìn)行設(shè)計(jì)可以進(jìn)一步簡化信號(hào)發(fā)生器的電路結(jié)構(gòu)，減小信號(hào)發(fā)生器的體積；同時(shí)由于其可多次重復(fù)編輯的特性，極大地提高了信號(hào)發(fā)生器設(shè)計(jì)的靈活性和通用性，大大縮短了信號(hào)發(fā)生器的開發(fā)周期。

可選的，參照圖2，F(xiàn)PGA21還包括串口211和并口212，用于接收外部命令，例如模式控制、衰減控制、輸出開關(guān)、幅度調(diào)理及相位調(diào)理等命令。FPGA21根據(jù)所述外部命令產(chǎn)生第一工作參數(shù)及第二工作參數(shù)，并將第一工作參數(shù)發(fā)送至?xí)r鐘電路10，以及將第二工作參數(shù)發(fā)送至多通道DDS30。

可選的，參照圖2，控制電路20還包括存儲(chǔ)器22，用于儲(chǔ)存工作參數(shù)。用戶可以通過FPGA21將工作參數(shù)預(yù)先儲(chǔ)存在存儲(chǔ)器22中，例如第一工作參數(shù)及第二工作參數(shù)等。用戶在使用信號(hào)發(fā)生器過程中可靈活調(diào)用存儲(chǔ)器22中預(yù)先保存的工作參數(shù)產(chǎn)生相應(yīng)的輸出信號(hào)，從而簡化了信號(hào)發(fā)生器使用過程中的操作過程，使得信號(hào)發(fā)生器的使用更加便捷。

可選的，參照圖2，存儲(chǔ)器22為存儲(chǔ)芯片，如電可擦可編程只讀存儲(chǔ)器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、可擦除可編程只讀寄存器(Erasable Programmable ROM，EPROM)、閃存(Flash Memory)等，使得信號(hào)發(fā)生器能夠預(yù)先存儲(chǔ)數(shù)據(jù)并可以快捷調(diào)用預(yù)先存儲(chǔ)的數(shù)據(jù)進(jìn)行工作。例如EEPROM，它是一種在掉電后不會(huì)丟失原來儲(chǔ)存的數(shù)據(jù)，并且具有可重復(fù)編輯的特點(diǎn)，使用EEPROM設(shè)計(jì)的信號(hào)發(fā)生器既能夠根據(jù)需要預(yù)先存儲(chǔ)工作參數(shù)并在使用時(shí)靈活調(diào)用這些工作參數(shù)控制多通道DDS30產(chǎn)生相應(yīng)的輸出信號(hào)，也能夠根據(jù)實(shí)際情況更改EEPROM中儲(chǔ)存的工作參數(shù)。本實(shí)現(xiàn)方式中，用戶在應(yīng)用中可以更加便捷地使用信號(hào)發(fā)生器產(chǎn)生需要的信號(hào)。

可選的，參照圖2，多通道DDS30接收控制電路20發(fā)來的時(shí)鐘信號(hào)后，多通道DDS30將基于該時(shí)鐘信號(hào)生成第二時(shí)鐘信號(hào)，并將第二時(shí)鐘信號(hào)發(fā)送給控制電路20，控制電路20將第二時(shí)鐘信號(hào)作為工作時(shí)鐘進(jìn)行工作，并向多通道DDS30發(fā)送第二工作參數(shù)，保證多通道DDS30能夠準(zhǔn)確地接收所述第二工作參數(shù)。

可選的，第二工作時(shí)鐘信號(hào)的頻率小于時(shí)鐘信號(hào)的頻率，保證控制電路20在安全工作頻率內(nèi)工作。

可選的，參照圖2，當(dāng)M＝4時(shí)，第二時(shí)鐘信號(hào)頻率默認(rèn)為時(shí)鐘信號(hào)的四分之一，通過調(diào)制第二時(shí)鐘信號(hào)頻率可以為時(shí)鐘信號(hào)頻率的八分之一。例如，時(shí)鐘信號(hào)的頻率可以為800MHz，多通道DDS30基于時(shí)鐘信號(hào)發(fā)送給控制電路20的第二工作時(shí)鐘信號(hào)的頻率為200MHz，使得FPGA21在安全工作頻率范圍內(nèi)工作。

可選的，時(shí)鐘電路10可以為鎖相環(huán)電路結(jié)構(gòu)，使得時(shí)鐘電路10輸出高分辨率、低雜散的時(shí)鐘信號(hào)。

可選的，參照圖2，時(shí)鐘電路10包括晶振12和時(shí)鐘源11。晶振12產(chǎn)生基頻信號(hào)，時(shí)鐘源11依據(jù)晶振12的產(chǎn)生的基頻信號(hào)產(chǎn)生時(shí)鐘信號(hào)，使得時(shí)鐘電路10輸出高分辨率、低雜散的時(shí)鐘信號(hào)。

可選的，參照圖2，晶振12向控制電路20發(fā)送用于指示控制電路20開始工作的初始時(shí)鐘信號(hào)，以使控制電路20在所述初始時(shí)鐘信號(hào)下向時(shí)鐘電路10發(fā)送所述第一工作參數(shù)。

本實(shí)用新型實(shí)施例中提供的一個(gè)或多個(gè)技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點(diǎn)：

信號(hào)發(fā)生器采用一個(gè)多通道DDS30基于時(shí)鐘電路10產(chǎn)生的一個(gè)時(shí)鐘信號(hào)得到M個(gè)輸出信號(hào)，由于該M個(gè)輸出信號(hào)由同一個(gè)多通道DDS30所產(chǎn)生，在該多通道DDS30內(nèi)部實(shí)現(xiàn)同步，進(jìn)而無需額外設(shè)置同步電路，使得信號(hào)發(fā)生器的體積減小，成本降低。不僅如此，由于使用一個(gè)多通道DDS30實(shí)現(xiàn)輸出多個(gè)輸出信號(hào)，相較于現(xiàn)有技術(shù)中采用多個(gè)單通道DDS實(shí)現(xiàn)輸出多個(gè)輸出信號(hào)，信號(hào)發(fā)生器的體積進(jìn)一步減小，成本也進(jìn)一步降低。

顯然，本領(lǐng)域的技術(shù)人員可以對本實(shí)用新型進(jìn)行各種改動(dòng)和變型而不脫離本實(shí)用新型的精神和范圍。這樣，倘若本實(shí)用新型的這些修改和變型屬于本實(shí)用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實(shí)用新型也意圖包含這些改動(dòng)和變型在內(nèi)。