本實(shí)用新型涉及數(shù)字信號處理技術(shù)領(lǐng)域，特別涉及一種低雜散DDS源。

背景技術(shù)：

隨著電子設(shè)備的發(fā)展，電子系統(tǒng)對頻率源提出了越來越高的要求，特別是對相位噪聲、跳頻速度、雜散和小步進(jìn)等關(guān)鍵指標(biāo)的要求越來越高。

目前在實(shí)現(xiàn)低相噪、快跳頻和小步進(jìn)方面，普遍采用直接數(shù)字頻率合成技術(shù)。直接數(shù)字頻率合成器(簡稱DDS)的工作原理如圖1所示，DDS一般由四部分組成：相位累加器(PA)、相位-幅度轉(zhuǎn)換表(ROM)、數(shù)字-模擬轉(zhuǎn)換器(DAC)以及低通濾波器(LPF)。在參考時鐘CLK的控制下，相位累加器對頻率控制字CWF進(jìn)行線性累加，得到的相位序列φ(n)，作為取樣地址碼去尋址ROM，周期性地讀取ROM中的數(shù)據(jù)，得到一系列離散的幅度編碼。該幅度編碼經(jīng)數(shù)/模轉(zhuǎn)換器DAC變換后得到模擬的階梯電壓，再經(jīng)低通濾波器LPF平滑后即得到所需的正弦信號。

理論上來說理想的DDS是指滿足下列三個條件的DDS：(1)無相位截斷，相位累加器所有的輸出位都用于ROM尋址，即沒有舍位操作；(2)ROM存儲正弦值的模擬值，不存在幅度量化誤差，即W＝∞；(3)DAC和LPF完全理想，不產(chǎn)生非線性。

但是DDS在其實(shí)際輸出的信號中將攜帶豐富的雜散信號，而雜散信號產(chǎn)生的來源主要是：(1)在實(shí)際的DDS應(yīng)用中，為了取得極高的頻率分辨率，常將相位累加的位數(shù)L取得很大，實(shí)際應(yīng)用中常取L＝32或48。如這L位都用于尋址，尋址空間將為2^32或2^48。由于體積和成本的限制，波形存儲器ROM的容量有限，為了壓縮ROM的容量，常采用L位相加累加器的高W位來尋址ROM中的數(shù)據(jù),并舍去低的B＝L-W位。由此導(dǎo)致相位信息損失而造成的誤差稱為相位截斷誤差(相位舍位誤差)。(2)由于ROM存儲的是正弦值的量化值而非模擬值，而ROM數(shù)據(jù)線位數(shù)D是有限的，DDS中存儲的波形樣點(diǎn)值，是用有限位二進(jìn)制數(shù)來表示的。因而相位幅值量化過程將產(chǎn)生量化誤差。幅度量化噪聲又稱作背景噪聲，它的幅度通常遠(yuǎn)小于相位截斷誤差和DAC非線性引入的誤差。(3)由于DAC的非理想特性，在DDS的輸出頻譜中，除主頻外，還會出現(xiàn)雜散分量。這些雜散分量的幅度取決于取樣函數(shù)的包絡(luò)。在DAC的輸出端引入雜散分量。

在改善DDS輸出頻譜純度方面，主要采取的方法是一方面是降低由相位量化和幅度量化造成的誤差信號的周期性及其與信號的相關(guān)性，另一方面是采用數(shù)據(jù)壓縮技術(shù)來等效提高ROM的存儲容量。

在降低DDS的輸出雜散方面，主要采用頻率搬移加分頻的方法，但是分頻的同時也降低了DDS的輸出頻率帶寬。因此，如果需要獲得原來的DDS輸出帶寬，就需要更多的電路。同時，混頻本身也會產(chǎn)生額外的雜散信號，必須仔細(xì)規(guī)劃混頻方案以及加入必要的濾波器。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于：克服現(xiàn)有技術(shù)中采用頻率搬移加分頻的方法，由于分頻降低了DDS的輸出頻率帶寬，需要更多的電路才能獲得原來的DDS輸出帶寬，同時混頻本身也會產(chǎn)生額外的雜散信號，需要加入必要的濾波器，造成電路體積急劇增加。

為了實(shí)現(xiàn)上述實(shí)用新型目的，本實(shí)用新型提供一種低雜散DDS源，其包括多通道DDS源、控制字輸出模塊、頻譜檢測模塊、合路器和耦合器；其中，

所述多通道DDS源的一個輸出通道與所述耦合器連接，其余的至少兩個輸出通道通過所述合路器與所述耦合器連接；所述控制字輸出模塊與所述多通道DDS源連接，并輸出主信號控制字至所述多通道DDS源，使所述多通道DDS源從與所述耦合器連接的輸出通道輸出一定頻率的主信號；

所述頻譜檢測模塊檢測通過所述耦合器后主信號的頻譜信息，所述控制字輸出模塊根據(jù)所述頻譜檢測模塊檢測的頻譜信息，獲取主信號中各個雜散信號的頻譜信息，并根據(jù)各個雜散信號的頻譜信息，分別輸出與每個雜散信號相對應(yīng)的對消信號控制字至所述多通道DDS源；

所述多通道DDS源根據(jù)每個對消信號控制字，分別生成與對應(yīng)雜散信號頻率和幅度相等而相位相反的對消信號，并分別通過相應(yīng)的輸出通道輸出給所述合路器，所述合路器將輸入的對消信號合為一路信號輸出給所述耦合器，所述耦合器將所述合路器輸出的信號與所述多通道DDS源輸出的主信號耦合，以減小主信號中的雜散信號。

基于同一實(shí)用新型構(gòu)思，本實(shí)用新型還提供另一種低雜散DDS源，其包括至少三個DDS源、控制字輸出模塊、頻譜檢測模塊、合路器和耦合器；并且每個DDS源分別與所述控制字輸出模塊連接，其中一個DDS源與所述耦合器連接，其余的DDS源通過所述合路器與所述耦合器連接；

所述控制字輸出模塊輸出主信號控制字至與所述耦合器連接的DDS源，使其輸出一定頻率的主信號；所述頻譜檢測模塊檢測通過所述耦合器后主信號的頻譜信息，所述控制字輸出模塊根據(jù)所述頻譜檢測模塊檢測的頻譜信息，獲取主信號中各個雜散信號的頻譜信息，并根據(jù)各個雜散信號的頻譜信息，同步輸出與雜散信號相對應(yīng)的對消信號控制字至與所述合路器連接的DDS源；

每個DDS源根據(jù)其收到的對消信號控制字，生成與對應(yīng)雜散信號頻率和幅度相等而相位相反的對消信號，并輸出給所述合路器，所述合路器將輸入的對消信號合為一路信號輸出給所述耦合器，所述耦合器將所述合路器輸出的信號與主信號耦合，以減小主信號中的雜散信號。

根據(jù)一種具體的實(shí)施方式，本實(shí)用新型低雜散DDS源中，所述耦合器的輸出端連接有濾波器，用于濾除其余的雜散信號。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果

本實(shí)用新型的低雜散DDS源，根據(jù)主信號中各個雜散信號的頻譜信息，生成與雜散信號相對應(yīng)的對消信號，由于對消信號與雜散信號的頻率和幅度相等而相位相反，將對消信號與主信號中的各個雜散信號進(jìn)行對消，從而提高DDS輸出雜散的性能，而且本實(shí)用新型的低雜散DDS源只需要增加一個合路器和耦合器，不僅不會增加太多的電路復(fù)雜度和電路面積，還能降低成本。

附圖說明：

圖1是DDS源的工作原理示意圖；

圖2是本實(shí)用新型低雜散DDS源的結(jié)構(gòu)示意圖；

圖3是基于圖2的低雜散DDS源的一種實(shí)施例的示意圖；

圖4是本實(shí)用新型低雜散DDS源的另一種結(jié)構(gòu)示意圖；

圖5是本實(shí)用新型未經(jīng)處理的DDS源輸出的主信號頻譜圖。

具體實(shí)施方式

下面結(jié)合具體實(shí)施方式對本實(shí)用新型作進(jìn)一步的詳細(xì)描述。但不應(yīng)將此理解為本實(shí)用新型上述主題的范圍僅限于以下的實(shí)施例，凡基于本實(shí)用新型內(nèi)容所實(shí)現(xiàn)的技術(shù)均屬于本實(shí)用新型的范圍。

如圖2所示的本實(shí)用新型低雜散DDS源的結(jié)構(gòu)示意圖；其中，本實(shí)用新型低雜散DDS源包括多通道DDS源、控制字輸出模塊、頻譜檢測模塊、合路器和耦合器。

其中，多通道DDS源的一個輸出通道與耦合器連接，其余的至少兩個輸出通道通過合路器與耦合器連接?？刂谱州敵瞿K與多通道DDS源連接，并輸出主信號控制字至多通道DDS源，使多通道DDS源從與耦合器連接的輸出通道輸出一定頻率的主信號。

頻譜檢測模塊檢測通過耦合器后主信號的頻譜信息，控制字輸出模塊根據(jù)頻譜檢測模塊檢測的頻譜信息，獲取主信號中各個雜散信號的頻譜信息，并根據(jù)各個雜散信號的頻譜信息，分別輸出與每個雜散信號相對應(yīng)的對消信號控制字至多通道DDS源。

多通道DDS源根據(jù)每個對消信號控制字，分別生成與對應(yīng)雜散信號頻率和幅度相等而相位相反的對消信號，并分別通過相應(yīng)的輸出通道輸出給合路器，合路器將輸入的對消信號合為一路信號輸出給耦合器，耦合器將合路器輸出的信號與多通道DDS源輸出的主信號耦合，以減小主信號中的雜散信號。

結(jié)合圖3所示的在一個實(shí)施例中，多通道DDS源U1采用多通道DDS集成芯片AD9959，其具有4個獨(dú)立的輸出通道A、B、C和D，其最高時鐘頻率為500MHz，可以獲得低于250MHz的任意信號，而且4個通道都可以輸出獨(dú)立的具有幅度和相位可調(diào)的任意頻率信號。

多通道DDS源U1的通道A與耦合器U3的一個耦合端連接，多通道DDS源U1的通道B、C、D分別連接至合路器U2的輸入端，并且合路器U2的輸出端與耦合器U3的另一個耦合端連接。同時，耦合器U3的RF OUT信號輸入頻譜檢測模塊，本實(shí)施例中，頻譜檢測模塊為頻譜儀。

在實(shí)施時，多通道DDS源U1設(shè)置一個通道需要為4個寄存器置數(shù)，每個寄存器需要32個時鐘周期，每個時鐘周期最小為5nS。因此一個通道的置數(shù)時間為5*32*4＝640nS。由于現(xiàn)有DDS架構(gòu)是通道串行置數(shù)方法，為4個通道置數(shù)將需要2560nS，雖然增加了跳頻的時間，但是獲得的雜散性能、電路的簡潔性等其他優(yōu)點(diǎn)是非常顯著的。

相應(yīng)地，用于如圖2中所示的低雜散DDS源的降低雜散的方法，其包括以下步驟，

S1：將主信號控制字輸入至多通道DDS源，使多通道DDS源輸出一定頻率的主信號。

S2：根據(jù)主信號的頻譜信息，獲取主信號中各個雜散信號的頻譜信息，并根據(jù)各個雜散信號的頻譜信息，分別輸出與每個雜散信號相對應(yīng)的對消信號控制字至多通道DDS源。

S3：根據(jù)每個對消信號控制字，多通道DDS元分別生成與對應(yīng)雜散信號頻率和幅度相等而相位相反的對消信號。

S4：將多通道DDS源生成的對消信號合為一路信號后，與多通道DDS源輸出的主信號耦合，以減小主信號中的雜散信號。

S5：判斷耦合后主信號中各個雜散信號的幅度是否均不超過設(shè)定值，若均不超過，則將主信號控制字與各個對消信號控制字關(guān)聯(lián)保存，否則，調(diào)整幅度超過設(shè)定值的雜散信號所對應(yīng)的對消信號控制字，直至耦合后主信號中各個雜散信號的幅度均不超過設(shè)定值。

基于同一實(shí)用新型構(gòu)思，本實(shí)用新型還提供另一種低雜散DDS源，其包括至少三個DDS源、控制字輸出模塊、頻譜檢測模塊、合路器和耦合器；并且每個DDS源分別與控制字輸出模塊連接，其中一個DDS源與耦合器連接，其余的DDS源通過合路器與耦合器連接。

控制字輸出模塊輸出主信號控制字至與耦合器連接的DDS源，使其輸出一定頻率的主信號。頻譜檢測模塊檢測通過耦合器后主信號的頻譜信息?？刂谱州敵瞿K根據(jù)頻譜檢測模塊檢測的頻譜信息，獲取主信號中各個雜散信號的頻譜信息，并根據(jù)各個雜散信號的頻譜信息，同步輸出與雜散信號相對應(yīng)的對消信號控制字至與合路器連接的DDS源。

每個DDS源根據(jù)其收到的對消信號控制字，生成與對應(yīng)雜散信號頻率和幅度相等而相位相反的對消信號，并輸出給合路器，合路器將輸入的對消信號合為一路信號輸出給耦合器，耦合器將合路器輸出的信號與主信號耦合，以減小主信號中的雜散信號。

結(jié)合圖4所示的本實(shí)用新型低雜散DDS源的另一種結(jié)構(gòu)示意圖；其包括DDS源1、DDS源2、DDS源3和DDS源4，DDS源1與耦合器直接連接，DDS源2、DDS源3和DDS源4分別與合路器連接，控制字輸出模塊分別與DDS源1、DDS源2、DDS源3和DDS源4。其中，DDS源1根據(jù)控制字輸出模塊輸出的主信號控制字生成一定頻率的主信號，然后控制字輸出模塊根據(jù)主信號中的雜散信號，生成相應(yīng)的對消信號控制字，并且同步輸出給DDS源2、DDS源3和DDS源4，實(shí)現(xiàn)并行置數(shù)，從而避免額外增加跳頻時間。

相應(yīng)地，用于如圖4所示的低雜散DDS源降低雜散的方法，其包括以下步驟，

S1：將主信號控制字輸入至一個DDS源，使其輸出一定頻率的主信號；

S2：根據(jù)主信號的頻譜信息，獲取主信號中各個雜散信號的頻譜信息，并根據(jù)各個雜散信號的頻譜信息，同步輸出與雜散信號相對應(yīng)的對消信號控制字至相應(yīng)的DDS源，使相應(yīng)的DDS源根據(jù)其接收的對消信號控制字，生成與對應(yīng)雜散信號頻率和幅度相等而相位相反的對消信號。

S3：將DDS源生成的對消信號合為一路信號后，與主信號耦合，以減小主信號中的雜散信號。

S4：判斷耦合后主信號中各個雜散信號的幅度是否均不超過設(shè)定值，若均不超過，則將主信號控制字與各個對消信號控制字關(guān)聯(lián)保存，否則，調(diào)整幅度超過設(shè)定值的雜散信號所對應(yīng)的對消信號控制字，直至耦合后主信號中各個雜散信號的幅度均不超過設(shè)定值。

在一個實(shí)施例中，用于本實(shí)用新型低雜散DDS源降低雜散的方法中，在調(diào)整對消信號控制字的過程中，還根據(jù)各個雜散信號與主信號頻率的差值，并按照頻率差值由小至大的順序，依次調(diào)整與雜散信號相對應(yīng)的對消信號控制字，直至耦合后主信號中各個雜散信號的幅度均不超過設(shè)定值。

結(jié)合圖5所示的本實(shí)用新型未經(jīng)處理的DDS源輸出的主信號頻譜圖；從圖5中可以得出，基于DDS源的最終雜散就很大程度上取決于雜散信號的幅度，而且一般近端雜散只有2～3個。其中，雜散信號1、雜散信號2和雜散信號3距離主信號的主頻較近，為近端雜散，其幅度大于為-65dBc，而雜散信號4距離主信號的主頻較遠(yuǎn)，為遠(yuǎn)端雜散，在實(shí)施時，通過在耦合器的輸出端連接濾波器，用于濾除如雜散信號4這樣的遠(yuǎn)端雜散。

只要去除雜散信號1、雜散信號2和雜散信號3，那么主信號中的雜散幅度就會在-75dBc左右，相當(dāng)于提高了10dBc的性能。

因此，根據(jù)獲取的雜散信號1、雜散信號2和雜散信號3的頻率、幅度及相位，由控制字生成單元生成與雜散信號1、雜散信號2和雜散信號3一一對應(yīng)的第一對消信號控制字，第二對消信號控制字和第三對消信號控制字。

然后無論是采用多通道DDS源還是采用三個獨(dú)立的DDS源，根據(jù)第一對消信號控制字，第二對消信號控制字和第三對消信號控制字，相應(yīng)地輸出對消信號1，對消信號2和對消信號3。而且對消信號1，對消信號2和對消信號3與雜散信號1、雜散信號2和雜散信號3的頻率和幅度相等，相位相反。

因此，對消信號1，對消信號2和對消信號3經(jīng)合路器合為一路信號經(jīng)耦合器主信號耦合，使對消信號1，對消信號2和對消信號3與雜散信號1、雜散信號2和雜散信號3相抵消，從而降低雜散信號的幅度。

上面結(jié)合附圖對本實(shí)用新型的具體實(shí)施方式進(jìn)行了詳細(xì)說明，但本實(shí)用新型并不限制于上述實(shí)施方式，在不脫離本申請的權(quán)利要求的精神和范圍情況下，本領(lǐng)域的技術(shù)人員可以作出各種修改或改型。