本發(fā)明涉及電力系統(tǒng)技術(shù)領(lǐng)域，具體涉及一種采用同步串行編碼的電子式互感器數(shù)據(jù)處理方法。

背景技術(shù)：

傳統(tǒng)電磁式互感器由于其原理固有特點，CT飽和、鐵磁諧振問題無法根本性解決。隨著國家加快推進智能電網(wǎng)、智能變電站等先進技術(shù)，電子式互感器得到了快速的推廣和應用。相比于傳統(tǒng)電磁式互感器，電子式互感器采用同步串行報文，輸出采樣值信號，大多使用光纜傳送采樣值信號提供給變電站內(nèi)的保護、測控、計量設(shè)備使用。其推廣簡化了二次線纜設(shè)計，提高了相關(guān)二次設(shè)備的可靠性。

電子式互感器應用的同時也帶來了如何保證多通道采集的數(shù)據(jù)同步精度問題。將電子式互感器輸出采樣值作為數(shù)據(jù)來源的設(shè)備中，包括如廣域同步相量測量(PMU)，保護裝置等對數(shù)據(jù)同步精度要求非常高的裝置。解決此問題比較普遍的方法是調(diào)整采集通道電子元器件參數(shù)，以調(diào)整對應通道相位即相對于標準采樣時刻的固有延時。但這種相位補償方法費時費力，同時嚴重依賴元器件特性，特別是元器件特性易受到外部環(huán)境如溫度、濕度、壓力等因素影響，關(guān)系到電子式互感器的長期可靠運行。

技術(shù)實現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題是，針對現(xiàn)有技術(shù)存在的上述缺陷，提供了一種采用同步串行編碼的電子式互感器數(shù)據(jù)處理方法，本處理方法通過幅值相位補償實現(xiàn)電子式互感器不同通道數(shù)據(jù)準確且相位一致，減輕了后端數(shù)據(jù)處理壓力。

本發(fā)明為解決上述技術(shù)問題所采用的技術(shù)方案是：

一種采用同步串行編碼的電子式互感器數(shù)據(jù)處理方法，現(xiàn)場可編程門陣列FPGA包括依次連接的模數(shù)轉(zhuǎn)換控制模塊、數(shù)據(jù)處理模塊和同步串行編碼模塊，還包括通訊模塊，通訊模塊與數(shù)據(jù)處理模塊連接，模數(shù)轉(zhuǎn)換控制模塊與外部的模數(shù)轉(zhuǎn)換器連接，通訊模塊通過外部的上位機與電子式互感器的輸出端連接，所述的數(shù)據(jù)處理方法，包括以下步驟：

1)現(xiàn)場可編程門陣列FPGA中的模數(shù)轉(zhuǎn)換控制模塊通過模數(shù)轉(zhuǎn)換器，將采集的模擬量信號轉(zhuǎn)換為數(shù)字信號，并將轉(zhuǎn)換后的信號數(shù)據(jù)中的采樣值存入到現(xiàn)場可編程門陣列FPGA中的數(shù)據(jù)處理模塊；

2)上位機將電子式互感器輸出的同步串行的相位偏差轉(zhuǎn)化為數(shù)據(jù)處理參數(shù)；

3)上位機依據(jù)數(shù)據(jù)處理參數(shù)生成插值補償參數(shù)，現(xiàn)場可編程門陣列FPGA中的通訊模塊接收上位機生成的插值補償參數(shù)；

4)現(xiàn)場可編程門陣列FPGA中數(shù)據(jù)處理模塊通過通訊模塊得到插值補償參數(shù)及信號數(shù)據(jù)中的采樣值，依據(jù)插值公式對信號數(shù)據(jù)進行處理，得到數(shù)據(jù)處理結(jié)果；

5)數(shù)據(jù)處理結(jié)果通過現(xiàn)場可編程門陣列FPGA中的同步串行編碼模塊編碼，按照配置的協(xié)議輸出數(shù)據(jù)。

按照上述技術(shù)方案，所述步驟4)中，插值公式為：

y(n)＝k*(a₁*x(n)+a₂*x(n-1)+a₃*x(n-2))

在上式中，x(n)表示采樣點，a₁、a₂、a₃為插值補償參數(shù)(也是依據(jù)目標相位計算的調(diào)相參數(shù))，k為依據(jù)目標幅值計算的調(diào)整參數(shù)，y(n)為數(shù)據(jù)處理結(jié)果。

按照上述技術(shù)方案，所述步驟3)中，上位機根據(jù)目標補償時間，計算插值公式中的插值補償參數(shù)，計算公式為：

$a_1=\frac{(\mathrm{\Δ}t-t(n-1\left)\right)(\mathrm{\Δ}t-t(n-2\left)\right)}{\left(t\right(n)-t(n-1\left)\right)\left(t\right(n)-t(n-2\left)\right)}$

$a_2=\frac{(\mathrm{\Δ}t-t(n\left)\right)(\mathrm{\Δ}t-t(n-2\left)\right)}{\left(t\right(n-1)-t(n\left)\right)\left(t\right(n-1)-t(n-2\left)\right)}$

$a_3=\frac{(\mathrm{\Δ}t-t(n\left)\right)(\mathrm{\Δ}t-t(n-1\left)\right)}{\left(t\right(n-2)-t(n\left)\right)\left(t\right(n-2)-t(n-1\left)\right)}$

在上式中，Δt為目標補償時間，t(n)為采樣點時刻。

按照上述技術(shù)方案，所述步驟5)中，同步串行編碼模塊依據(jù)上位機配置信息所規(guī)定的編碼規(guī)則編碼并發(fā)出數(shù)據(jù)。

本發(fā)明具有以下有益效果：

本發(fā)明利用現(xiàn)場可編程門陣列FPGA平臺實現(xiàn)了電子式互感器數(shù)據(jù)采集、數(shù)據(jù)處理及協(xié)議發(fā)送過程，能夠調(diào)整通道相位及幅值，改善了僅依靠延時統(tǒng)一調(diào)整帶來的一包數(shù)據(jù)中不同通道相位偏差問題，本處理方法通過幅值相位補償實現(xiàn)電子式互感器不同通道數(shù)據(jù)準確且相位一致，減輕了后端數(shù)據(jù)處理壓力，處理后的數(shù)據(jù)經(jīng)過協(xié)議編碼，按照IEC60044-8報文或者DL/T282報文發(fā)送

附圖說明

圖1是本發(fā)明實施例中用于采用同步串行編碼的電子式互感器數(shù)據(jù)處理方法的現(xiàn)場可編程門陣列FPGA的內(nèi)部邏輯框圖；

圖2是本發(fā)明實施例中在現(xiàn)場可編程門陣列FPGA內(nèi)數(shù)據(jù)處理的流程圖；

圖中，1-模數(shù)轉(zhuǎn)換控制模塊，2-數(shù)據(jù)處理模塊，3-同步串行編碼模塊，4-通訊模塊，5-模數(shù)轉(zhuǎn)換器，6-上位機，7-現(xiàn)場可編程門陣列FPGA。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明進行詳細說明。

參照圖1～圖2所示，本發(fā)明提供的一個實施例中的采用同步串行編碼的電子式互感器數(shù)據(jù)處理方法，現(xiàn)場可編程門陣列FPGA7包括依次連接的模數(shù)轉(zhuǎn)換控制模塊1、數(shù)據(jù)處理模塊2和同步串行編碼模塊3，還包括通訊模塊4，通訊模塊4與數(shù)據(jù)處理模塊2連接，模數(shù)轉(zhuǎn)換控制模塊1與外部的模數(shù)轉(zhuǎn)換器5連接，通訊模塊4通過外部的上位機6與電子式互感器的輸出端連接，所述的數(shù)據(jù)處理方法，包括以下步驟：

1)現(xiàn)場可編程門陣列FPGA7中的模數(shù)轉(zhuǎn)換控制模塊1通過模數(shù)轉(zhuǎn)換器5，將采集的模擬量信號轉(zhuǎn)換為數(shù)字信號，并將轉(zhuǎn)換后的信號數(shù)據(jù)中的采樣值存入到現(xiàn)場可編程門陣列FPGA7；

2)上位機6將電子式互感器輸出的同步串行的相位偏差轉(zhuǎn)化為數(shù)據(jù)處理參數(shù)；

3)上位機依據(jù)數(shù)據(jù)處理參數(shù)生成插值補償參數(shù)，現(xiàn)場可編程門陣列FPGA7中的通訊模塊4接收上位機6生成的插值補償參數(shù)；

4)現(xiàn)場可編程門陣列FPGA7中數(shù)據(jù)處理模塊2通過通訊模塊得到插值補償參數(shù)及信號數(shù)據(jù)中的采樣值，依據(jù)插值公式對信號數(shù)據(jù)進行處理，得到數(shù)據(jù)處理結(jié)果；

5)數(shù)據(jù)處理結(jié)果通過現(xiàn)場可編程門陣列FPGA7中的同步串行編碼模塊3編碼，按照配置的協(xié)議輸出數(shù)據(jù)。

本發(fā)明利用現(xiàn)場可編程門陣列FPGA7平臺實現(xiàn)了電子式互感器數(shù)據(jù)采集、數(shù)據(jù)處理及協(xié)議發(fā)送過程，能夠調(diào)整通道相位及幅值，改善了僅依靠延時統(tǒng)一調(diào)整帶來的一包數(shù)據(jù)中不同通道相位偏差問題，本處理方法通過幅值相位補償實現(xiàn)電子式互感器不同通道數(shù)據(jù)準確且相位一致，減輕了后端數(shù)據(jù)處理壓力，處理后的數(shù)據(jù)經(jīng)過協(xié)議編碼，按照IEC60044-8報文或者DL/T282報文發(fā)送，本發(fā)明的實施，不涉及對電子式互感器采取大規(guī)?；蚋叱杀炯夹g(shù)改造。

進一步地，上位機6為PC機。

進一步地，所述步驟4)中，通過現(xiàn)場可編程門陣列FPGA7作為所述方法數(shù)據(jù)處理的核心，逐點緩存采樣值，在t(n)時刻采集數(shù)據(jù)x(n)，利用下面的插值公式進行計算補償結(jié)果：

y(n)＝k*(a₁*x(n)+a₂*x(n-1)+a₃*x(n-2))

在上式中，x(n)表示采樣點(在具體實施例中，數(shù)據(jù)處理模塊逐點緩存采樣值，在t(n)時刻采集數(shù)據(jù)x(n))，a₁、a₂、a₃為插值補償參數(shù)(在具體實施例中，所述插值補償參數(shù)也是依據(jù)目標相位計算的調(diào)相參數(shù))，k為依據(jù)目標幅值計算的調(diào)整參數(shù)，y(n)為數(shù)據(jù)處理結(jié)果。

進一步地，所述步驟3)中，上位機6根據(jù)目標補償時間，計算插值公式中的插值補償參數(shù)，計算公式為：

$a_1=\frac{(\mathrm{\Δ}t-t(n-1\left)\right)(\mathrm{\Δ}t-t(n-2\left)\right)}{\left(t\right(n)-t(n-1\left)\right)\left(t\right(n)-t(n-2\left)\right)}$

$a_2=\frac{(\mathrm{\Δ}t-t(n\left)\right)(\mathrm{\Δ}t-t(n-2\left)\right)}{\left(t\right(n-1)-t(n\left)\right)\left(t\right(n-1)-t(n-2\left)\right)}$

$a_3=\frac{(\mathrm{\Δ}t-t(n\left)\right)(\mathrm{\Δ}t-t(n-1\left)\right)}{\left(t\right(n-2)-t(n\left)\right)\left(t\right(n-2)-t(n-1\left)\right)}$

在上式中，Δt為目標補償時間，t(n)為采樣點時刻。

進一步地，所述步驟5)中，同步串行編碼模塊3依據(jù)上位機6配置信息所規(guī)定的編碼規(guī)則編碼并發(fā)出數(shù)據(jù)。

本方法可以通過配置字來進行靈活投切，電子式互感器配置菜單有“通道有效性使能”選項，如果設(shè)置相應通道投入，串行同步位流中包含相應通道數(shù)據(jù)。另外，本方法可以使用配置工具召喚電子式互感器所有配置及插值補償參數(shù)，方便電子式互感器的快速替換。

以上的僅為本發(fā)明的較佳實施例而已，當然不能以此來限定本發(fā)明之權(quán)利范圍，因此依本發(fā)明申請專利范圍所作的等效變化，仍屬本發(fā)明的保護范圍。