本發(fā)明一種圖元像素數(shù)據(jù)窗口寫入控制電路屬于圖形產(chǎn)生技術(shù)領(lǐng)域，涉及一種圖元像素數(shù)據(jù)的窗口寫入控制電路。

背景技術(shù)：

圖元像素數(shù)據(jù)窗口寫入控制電路是液晶顯示器內(nèi)部圖形生成電路的一項子功能電路，用于在液晶顯示器屏幕上設(shè)定的矩形窗口內(nèi)及窗口外位置，對將要寫入幀存器件進行顯示的圖形數(shù)據(jù)進行選擇控制處理，可以控制圖元像素數(shù)據(jù)在窗口內(nèi)允許寫入窗口外禁止寫入,也即開窗功能；也可以控制圖元像素數(shù)據(jù)在窗口內(nèi)禁止寫入，窗口外允許寫入，也即閉窗功能。一般采取軟件運算的方法實現(xiàn)以上功能，由軟件對將要寫入幀存的圖元像素數(shù)據(jù)的地址信息和窗口位置信息進行比較判斷，再根據(jù)判斷結(jié)果確定圖元的每一個像素數(shù)據(jù)是否寫入幀存。

當將要寫入幀存的圖元(如線段、字母、數(shù)字、符號等)像素位置完全處于窗口內(nèi)部或者外部時，這種運算相對簡單，但當單個圖元被窗口分割時，也即組成圖元的全部像素中的一部分在窗口內(nèi)部，其余在窗口外部時，這種運算將變得復雜，軟件運算效率將會降低，從而導致整幅圖形生成效率的下降。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的：提供一種高效率的圖元像素數(shù)據(jù)的窗口寫入控制電路。為了滿足液晶顯示器圖形生成過程中對圖元顯示的開窗、閉窗需求，提出一種硬件實現(xiàn)的圖元像素窗口寫入控制實現(xiàn)方案，采用FPGA可編程邏輯器件2對DSP數(shù)字信號處理器1將要寫入SRAM存儲器9的圖元像素數(shù)據(jù)進行選擇、判斷和控制處理，實現(xiàn)對預設(shè)定的矩形窗口區(qū)域圖元的寫入允許或?qū)懭虢构δ堋Ｔ摲桨笇崿F(xiàn)簡單易行，可以對多個窗口同時進行控制，適應(yīng)性強，效率高。

本發(fā)明的技術(shù)方案：一種圖元像素數(shù)據(jù)的窗口寫入控制電路，包括DSP數(shù)字信號處理器1、FPGA可編程邏輯器件2和SRAM存儲器9，其特征在于：所述FPGA可編程邏輯器件2包括第一窗口坐標寄存器3、第一比較器4、開窗寫入控制器5、第二窗口坐標寄存器8、第二比較器7、閉窗寫入控制器6。

其中，DSP數(shù)字信號處理器1與第一窗口坐標寄存器3、第一比較器4、開窗寫入控制器5、第二窗口坐標寄存器8、第二比較器7、閉窗寫入控制器6相連；

第一比較器4同時還與第一窗口坐標寄存器3和開窗寫入控制器5相連；

第二比較器7同時還與第二窗口坐標寄存器8和閉窗寫入控制器6相連；

SRAM存儲器9與開窗寫入控制器5和閉窗寫入控制器6相連。

所述DSP數(shù)字信號處理器1將需要進行寫入控制的窗口位置坐標信息發(fā)送給所述FPGA可編程邏輯器件2，其中，需要進行開窗寫入控制的窗口位置坐標信息發(fā)送至第一窗口坐標寄存器3，需要進行閉窗寫入控制的窗口位置坐標信息發(fā)送至第二窗口坐標寄存器8。

所述開窗寫入控制模式為在開窗操作期間，DSP數(shù)字信號處理器1只可在矩形窗口內(nèi)部寫入圖形像素數(shù)據(jù)，寫入窗口外部的數(shù)據(jù)被屏蔽；所述閉窗寫入控制模式為在閉窗操作期間，DSP數(shù)字信號處理器1只可在矩形窗口外部寫入圖形像素數(shù)據(jù)，寫入窗口內(nèi)部的數(shù)據(jù)被屏蔽。

在開窗口操作時，所述DSP數(shù)字信號處理器1將開窗使能信號置于有效狀態(tài)并發(fā)送至開窗寫入控制器5，將需要寫入SRAM存儲器9的圖形數(shù)據(jù)的地址信息和數(shù)據(jù)信息發(fā)送至開窗寫入控制器5，將需要寫入SRAM存儲器9的圖形數(shù)據(jù)的地址信息發(fā)送至所述第一比較器4。所述第一比較器4對所述第一窗口坐標寄存器3發(fā)來的地址信息和DSP數(shù)字信號處理器1將要寫入SRAM存儲器9的圖元像素地址信息進行比較處理，比較結(jié)果形成1位二進制信號發(fā)送至所述開窗寫入控制器5。所述開窗寫入控制器5根據(jù)第一比較器4給出的比較結(jié)果，控制DSP數(shù)字信號處理器1發(fā)出的圖元像素數(shù)據(jù)是否寫入SRAM存儲器9。

在閉窗口操作時，所述DSP數(shù)字信號處理器1將閉窗使能信號置于有效狀態(tài)并發(fā)送至閉窗寫入控制器6，將需要寫入SRAM存儲器9的圖形數(shù)據(jù)的地址信息和數(shù)據(jù)信息發(fā)送至閉窗寫入控制器6，將需要寫入SRAM存儲器9的圖形數(shù)據(jù)的地址信息發(fā)送至第二比較器7。第二比較器7對第二窗口坐標寄存器8發(fā)來的地址信息和DSP數(shù)字信號處理器1將要寫入SRAM存儲器9的圖元像素地址信息進行比較處理，比較結(jié)果形成1位二進制信號發(fā)送至閉窗寫入控制器6。所述閉窗寫入控制器6根據(jù)第二比較器7給出的比較結(jié)果，控制DSP數(shù)字信號處理器1發(fā)出的圖元像素數(shù)據(jù)是否寫入SRAM存儲器9。

本發(fā)明的有益效果：本發(fā)明圖元像素數(shù)據(jù)窗口寫入控制電路，利用FPGA可編程邏輯器件2內(nèi)部邏輯資源，對DSP數(shù)字信號處理器1運算生成的將要寫入SRAM存儲器9的圖元像素地址信息和預先設(shè)定的窗口位置坐標信息進行比較，根據(jù)比較結(jié)果將窗口內(nèi)外區(qū)域的圖元像素數(shù)據(jù)進行差異化寫入控制處理，以取得圖形顯示的開窗、閉窗效果。本方案采用FPGA可編程邏輯器件2進行圖元像素的窗口寫入控制處理，方案簡單易行，可處理的窗口數(shù)目可根據(jù)需要進行增減，采用硬件方式實現(xiàn)圖形開窗、閉窗顯示，可大幅減輕DSP數(shù)字信號處理器1軟件計算的工作量，從而提高圖形生成的效率，增加畫面顯示的流暢度，改善圖形顯示效果。

附圖說明

圖1是本發(fā)明圖元像素數(shù)據(jù)窗口寫入控制電路的原理框圖；

其中，1-DSP數(shù)字信號處理器、2-FPGA可編程邏輯器件、3-第一窗口坐標寄存器、4-第一比較器、5-開窗寫入控制器、6-閉窗寫入控制器、7-第二比較器、8-第二窗口坐標寄存器、9-SRAM存儲器。

圖2是液晶屏顯示區(qū)域窗口示意圖。

具體實施方式

下面通過具體實施例對本發(fā)明做詳細的說明：

請參閱圖1，其是本發(fā)明圖元像素數(shù)據(jù)窗口寫入控制電路的原理框圖。

一種圖元像素數(shù)據(jù)的窗口寫入控制電路，包括相連的DSP數(shù)字信號處理器1、FPGA可編程邏輯器件2和SRAM存儲器件9，其特征在于：所述FPGA可編程邏輯器件2包括第一窗口坐標寄存器3、第一比較器4、開窗寫入控制器5、第二窗口坐標寄存器8、第二比較器7、閉窗寫入控制器6。

其中，DSP數(shù)字信號處理器1與第一窗口坐標寄存器3、第一比較器4、開窗寫入控制器5、第二窗口坐標寄存器8、第二比較器7、閉窗寫入控制器6相連；

第一比較器4同時還與第一窗口坐標寄存器3和開窗寫入控制器5相連；

第二比較器7同時還與第二窗口坐標寄存器8和閉窗寫入控制器6相連；

SRAM存儲器9同時與開窗寫入控制器5和閉窗寫入控制器6相連。

所述的DSP數(shù)字信號處理器1，用于進行圖元繪制算法運算，得到圖元的地址和數(shù)據(jù)信息，發(fā)送至FPGA可編程邏輯器件2。在有圖元開窗、閉窗顯示需求時，將窗口位置坐標信息和開窗、閉窗使能控制信號發(fā)送至FPGA可編程邏輯器件2。

所述的第一窗口坐標寄存器3，用于接收DSP數(shù)字信號處理器1發(fā)送的開窗位置坐標數(shù)據(jù)，并對坐標數(shù)據(jù)進行寄存處理。以液晶屏屏幕顯示區(qū)域為二維坐標系，以屏幕頂點為坐標原點，用于窗口定位的坐標包括兩個對角頂點坐標(x1,y1),(x2,y2)。請參閱圖2，其中x2>x1,y2>y1。

所述的第一比較器4，用于接收待寫入SRAM存儲器9的圖元像素的地址數(shù)據(jù)，將其轉(zhuǎn)換為坐標數(shù)據(jù)(x,y)，并與第一窗口坐標寄存器發(fā)來的窗口坐標數(shù)據(jù)(x1,y1)、(x2,y2)進行比較判斷，當同時滿足x1<x<x2、y1<y<y2條件時，判定圖元像素在窗口內(nèi)部，否則，判斷圖元像素在窗口外部。第一比較器4將圖元像素位置比較結(jié)果以1位二進制方式發(fā)送至開窗寫入控制器5。

所述的開窗寫入控制器5，用于接收DSP數(shù)字信號處理器1發(fā)送的圖元像素的地址和數(shù)據(jù)信息，監(jiān)控DSP數(shù)字信號處理器1發(fā)出的1位二進制開窗使能信號，在有圖元開窗需求時，根據(jù)第一比較器4發(fā)送的1位二進制比較結(jié)果，對圖元像素的寫入操作進行控制處理。當圖元像素位于窗口內(nèi)部時，將SRAM存儲器9的寫入控制端置于使能狀態(tài)，圖元像素地址和數(shù)據(jù)信息得以正常發(fā)送至SRAM存儲器9的地址和數(shù)據(jù)總線，圖元像素數(shù)據(jù)寫入SRAM存儲器9。當圖元像素位于窗口外部或窗口邊界時，將SRAM存儲器9的寫入控制端置于關(guān)閉狀態(tài)，圖元像素數(shù)據(jù)禁止寫入SRAM存儲器9。

所述的第二窗口坐標寄存器8，用于接收DSP數(shù)字信號處理器1發(fā)送的閉窗位置坐標數(shù)據(jù)，并對坐標數(shù)據(jù)進行寄存處理。以液晶屏屏幕顯示區(qū)域為二維坐標系，用于定位的窗口坐標包括兩個對角頂點坐標信息(x3,y3),(x4,y4)。請參閱圖2，其中x4>x3,y4>y3。

所述的第二比較器7，用于接收待寫入SRAM存儲器9的圖元像素的地址數(shù)據(jù)，將其轉(zhuǎn)換為坐標數(shù)據(jù)(x,y)，并與第二窗口坐標寄存器8發(fā)來的窗口坐標數(shù)據(jù)(x3,y3)、(x4,y4)進行比較判斷，當同時滿足x3＝<x<＝x4、y3<＝y(tǒng)<＝y(tǒng)4條件時，判定圖元像素在窗口內(nèi)部，否則，判斷圖元像素在窗口外部。第二比較器7將圖元像素位置比較結(jié)果以1位二進制方式發(fā)送至閉窗寫入控制器6。

所述的閉窗寫入控制器6，用于接收DSP數(shù)字信號處理器1發(fā)送的圖元像素的地址和數(shù)據(jù)信息，監(jiān)控DSP數(shù)字信號處理器1發(fā)出的1位二進制閉窗使能信號，在有圖元閉窗需求時，根據(jù)第二比較器7發(fā)送的1位二進制比較結(jié)果，對圖元像素的寫入操作進行控制處理。當圖元像素位于窗口內(nèi)部或窗口邊界時，將SRAM存儲器9的寫入控制端置于關(guān)閉狀態(tài)，圖元像素數(shù)據(jù)禁止寫入SRAM存儲器9，當圖元像素位于窗口外部時，將SRAM存儲器9的寫入控制端置于使能狀態(tài)，圖元像素地址和數(shù)據(jù)信息得以正常發(fā)送至SRAM存儲器9的地址和數(shù)據(jù)總線，圖元像素數(shù)據(jù)允許寫入SRAM存儲器9。

所述的SRAM存儲器9，用于存取DSP數(shù)字信號處理器1運算產(chǎn)生的圖元像素數(shù)據(jù)，SRAM存儲器9的地址信號、數(shù)據(jù)信號和控制信號全部由FPGA可編程邏輯器件2給出。

所述的開窗寫入控制電路5和閉窗寫入控制電路6，利用FPGA可編程邏輯器件的內(nèi)部資源，可以同時對多個窗口進行寫入控制，窗口數(shù)目不局限于本方案。每個窗口均對應(yīng)1位二進制的開窗或閉窗使能信號，由DSP數(shù)字信號處理器1發(fā)送至FPGA可編程邏輯器件2。

所述的坐標系原點和坐標軸方向，不局限于本方案標注方法，可定義液晶屏顯示區(qū)域任意一個頂角位置為原點，由DSP軟件對坐標位置進行換算即可。

所述的DSP數(shù)字信號處理器1，實施時，可選用AD公司或者TI公司的DSP器件。所述的FPGA可編程邏輯器件2，實施時，可選用Altera公司或者Xilinx公司的任一系列FPGA。在選定可編程邏輯器件后，第一窗口坐標寄存器3、第一比較器4、開窗寫入控制器5、第二窗口坐標寄存器8、第二比較器7、閉窗寫入控制器6由FPGA內(nèi)部集成的可編程邏輯資源采用VHDL或者Verilog硬件描述語言編程實現(xiàn)，也可采用圖形輸入方式實現(xiàn)。所述的SRAM器件9，可選用不同公司生產(chǎn)的標準的靜態(tài)隨機存取存儲器。