技術總結
本發(fā)明公開了一種用于嵌入式處理器擴展DVI顯示輸出的電路及方法。通過在嵌入式處理器運行內(nèi)存中開辟一段存儲區(qū)域作為顯示幀存，通過PCIe總線以Bus?Master?DMA方式進行逐像素逐行傳輸至FPGA；充分發(fā)揮FPGA流水化處理的特性，通過FPGA實現(xiàn)數(shù)據(jù)串并轉換、有效像素數(shù)據(jù)的提取，并根據(jù)設定分辨率輸出符合VESA標準的RGB并行視頻數(shù)據(jù)時序，最后將并行RGB視頻數(shù)據(jù)通過一個DVI編碼芯片，實現(xiàn)嵌入式處理器擴展DVI視頻顯示輸出。解決了在頭盔顯示器中通過嵌入式處理器處理生成的視頻圖像無法通過DVI顯示輸出的問題。

技術研發(fā)人員：王振偉;趙元偉;劉光;李明利;郭曉光
受保護的技術使用者：中國航空工業(yè)集團公司洛陽電光設備研究所
文檔號碼：201611099475
技術研發(fā)日：2016.12.05
技術公布日：2017.05.10