1.一種用于嵌入式處理器擴展DVI顯示輸出的電路，其特征在于：由嵌入式處理器，FPGA芯片和DVI編碼芯片組成；
嵌入式處理器處理生成的圖像畫面數據存入在內存中開辟的指定的幀緩存區(qū)域；嵌入式處理器控制FPGA芯片通過PCIe總線以Bus Master DMA方式從嵌入式處理器內存中指定的幀緩存區(qū)域逐像素讀取數據；FPGA芯片實現數據串并轉換及提取有效像素數據，并根據設定的分辨率按照VESA標準的輸出RGB并行視頻數據；FPGA芯片輸出的RGB并行視頻數據通過DVI編碼芯片實現DVI視頻數據的輸出。
2.根據權利要求1所述一種用于嵌入式處理器擴展DVI顯示輸出的電路，其特征在于：所述幀緩存區(qū)域為物理地址連續(xù)的幀緩存區(qū)域。
3.根據權利要求1所述一種用于嵌入式處理器擴展DVI顯示輸出的電路，其特征在于：一幀圖像數據通過DMA數據傳輸的次數由圖像大小和一次DMA傳輸的字節(jié)數決定；每次DMA傳輸開始時機由FPGA芯片產生的表示上一次傳輸數據輸出即將完成的中斷信號觸發(fā)。
4.根據權利要求3所述一種用于嵌入式處理器擴展DVI顯示輸出的電路，其特征在于：一次DMA傳輸最大不超過4096bytes，能夠通過多次DMA傳輸完成一幀圖像數據的傳輸。
5.根據權利要求1所述一種用于嵌入式處理器擴展DVI顯示輸出的電路，其特征在于：FPGA芯片采用串行流水線架構實現數據串并轉換、有效像素數據的提取以及按照VESA標準的輸出并行RGB視頻數據。
6.一種用于嵌入式處理器擴展DVI顯示輸出的方法，其特征在于：包括以下步驟：
步驟1：在嵌入式處理器運行內存中開辟一段物理地址連續(xù)的區(qū)域作為幀緩存區(qū)域；
步驟2：通過嵌入式處理器將處理生成的圖像數據放入所述幀緩存區(qū)域；
步驟3：嵌入式處理器控制FPGA芯片利用PCIe總線以Bus Master DMA方式從所述的幀緩存區(qū)域逐像素讀取圖像數據，一次DMA傳輸最大不超過4096bytes；
步驟4：在FPGA芯片中實現數據串并轉換及有效像素數據提取，并根據設定的分辨率輸出符合VESA標準的并行RGB數據；
步驟5：待上次DMA傳輸像素數據即將輸出完時，以中斷方式通知嵌入式處理器，并開始下一次DMA數據傳輸；
步驟6：重復步驟3～步驟5；直至一幀圖像數據傳輸完成；
步驟7：重復步驟6，實現圖像數據的連續(xù)顯示輸出。