本發(fā)明屬于物聯(lián)網(wǎng)領(lǐng)域，尤其涉及一種基于主從處理器架構(gòu)的固件升級(jí)方法。

背景技術(shù)：

隨著科學(xué)信息技術(shù)的發(fā)展，物聯(lián)網(wǎng)遠(yuǎn)程監(jiān)測(cè)逐漸的廣泛應(yīng)用于各個(gè)領(lǐng)域，通過物聯(lián)網(wǎng)技術(shù)可以隨時(shí)隨地的監(jiān)測(cè)現(xiàn)場(chǎng)設(shè)備的工作狀態(tài)，無(wú)需現(xiàn)場(chǎng)查看，作為方便快速的通訊方式已逐漸被廣泛應(yīng)用。同時(shí)由于技術(shù)的發(fā)展和更新，無(wú)人職守的現(xiàn)代化的監(jiān)測(cè)模式已逐漸受到客戶的青睞，可是對(duì)于這些系統(tǒng)而言都需要進(jìn)行定期升級(jí)維護(hù)，可是現(xiàn)場(chǎng)的升級(jí)會(huì)損耗時(shí)間和人力上的浪費(fèi)，特別是一些工作強(qiáng)度大、難度高導(dǎo)致施工困難，而遠(yuǎn)程自動(dòng)升級(jí)則很好的解決了這個(gè)問題。

在目前的遠(yuǎn)程升級(jí)中，主要是針對(duì)于單一處理器進(jìn)行升級(jí)，可是隨著科技的發(fā)展，產(chǎn)品功能的多樣化、智能化導(dǎo)致產(chǎn)品已不再是單一處理器架構(gòu)，而遠(yuǎn)程升級(jí)的對(duì)象也將偏向于多處理器架構(gòu)，針對(duì)這樣的需求現(xiàn)狀，本發(fā)明很好的提出了此類問題的解決方案。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的以上問題，提供一種基于主從處理器架構(gòu)的固件升級(jí)方法，解決現(xiàn)有升級(jí)技術(shù)只針對(duì)于單一處理器升級(jí)的局限性。

為實(shí)現(xiàn)上述技術(shù)目的，達(dá)到上述技術(shù)效果，本發(fā)明通過以下技術(shù)方案實(shí)現(xiàn)：

一種基于主從處理器架構(gòu)的固件升級(jí)方法，所述方法包括以下步驟：

步驟S1：檢測(cè)處理器是否符合升級(jí)標(biāo)準(zhǔn)，處理器符合升級(jí)標(biāo)準(zhǔn)后進(jìn)入步驟S2；

步驟S2：服務(wù)器向主處理器發(fā)送升級(jí)指令，主處理器接收到升級(jí)指令后進(jìn)入步驟S3；

步驟S3：主處理器對(duì)所述升級(jí)指令進(jìn)行CRC校驗(yàn)，校驗(yàn)通過后進(jìn)入步驟S4；

步驟S4：將所述升級(jí)指令寫入主處理器的FRAM并同時(shí)在主處理器的FRAM另外一段地址建立表格，所述升級(jí)指令寫入完成后將主處理器的FRAM中的數(shù)據(jù)按照順序?qū)懭氲街魈幚砥鞯腇lash中，并反饋主接收完成指令至服務(wù)器，所述主接收完成指令用于通知服務(wù)器發(fā)送下一條升級(jí)指令；

步驟S5：主處理器正確接收并保存所有升級(jí)指令后，發(fā)送通知指令給從處理器，告知已有新的升級(jí)指令到達(dá)；

步驟S6：主處理器向從處理器發(fā)送升級(jí)指令，從處理器接收到升級(jí)指令后進(jìn)入步驟S7；

步驟S7：從處理器對(duì)所述升級(jí)指令進(jìn)行CRC校驗(yàn)，校驗(yàn)通過后進(jìn)入步驟S8；

步驟S8：將所述升級(jí)指令寫入從處理器的FRAM并同時(shí)在從處理器的FRAM另外一段地址建立表格，所述升級(jí)指令寫入完成后將從處理器的FRAM中的數(shù)據(jù)按照順序?qū)懭氲綇奶幚砥鞯腇lash中，并反饋從接收完成指令至主處理器，所述從接收完成指令用于通知主處理器發(fā)送下一條升級(jí)指令；

步驟S9：從處理器正確接收并保存所有升級(jí)指令后，進(jìn)入升級(jí)程序階段，并在程序更新后重新復(fù)位運(yùn)行。

進(jìn)一步地，所述步驟S1中對(duì)處理器是否符合升級(jí)標(biāo)準(zhǔn)進(jìn)行檢測(cè)包括以下步驟：服務(wù)器先向處理器發(fā)送握手操作，用于查詢處理器的軟件、硬件版本號(hào)，所述服務(wù)器通過此查詢判斷處理器是否支持遠(yuǎn)程更新；若處理器支持遠(yuǎn)程升級(jí)，則服務(wù)器向處理器發(fā)送可允許升級(jí)指令，處理器回應(yīng)可升級(jí)指令。

進(jìn)一步地，所述升級(jí)指令為升級(jí)分包程序的指令，包括Flash地址、N個(gè)字節(jié)、數(shù)據(jù)內(nèi)容。

進(jìn)一步地，所述步驟S4與步驟S8中每次寫入Flash均對(duì)數(shù)據(jù)進(jìn)行讀取并進(jìn)行CRC校驗(yàn)，若CRC校驗(yàn)成功則進(jìn)行下個(gè)Flash地址的寫入操作。

進(jìn)一步地，所述步驟S9中的升級(jí)程序階段包括以下步驟：將從處理器的FRAM中的代碼寫入到對(duì)應(yīng)的Flash中，并且寫入前對(duì)Flash進(jìn)行擦除。

進(jìn)一步地，所述步驟S3中CRC校驗(yàn)通過后，所述服務(wù)器將升級(jí)指令傳送至主處理器的緩沖區(qū)，并按照自上而下的順序進(jìn)行保存，此時(shí)從處理器按照指令先進(jìn)先出的原則對(duì)主處理器緩沖區(qū)中的升級(jí)指令進(jìn)行接收，主處理器與從處理器對(duì)于升級(jí)指令的接收彼此獨(dú)立，互不干擾，保障了系統(tǒng)升級(jí)的效率、準(zhǔn)確性和連續(xù)性。

本發(fā)明的有益效果是：

本發(fā)明通過主處理器作為服務(wù)器與從處理器之間的升級(jí)程序傳送介質(zhì)，實(shí)現(xiàn)了從處理器固件的遠(yuǎn)程升級(jí)，有效保證了固件升級(jí)包的完整性，擺脫了現(xiàn)有升級(jí)技術(shù)只針對(duì)于單一處理器升級(jí)的局限性，升級(jí)方法簡(jiǎn)單，固件升級(jí)效率高，可靠性與安全性強(qiáng)。

附圖說明

此處所說明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中：

圖1是本發(fā)明的升級(jí)流程圖；

圖2是本發(fā)明中服務(wù)器端與處理器端的數(shù)據(jù)通訊方式示意圖；

圖3是本發(fā)明中緩沖區(qū)的升級(jí)指令傳遞圖。

具體實(shí)施方式

下面將參考附圖并結(jié)合實(shí)施例，來(lái)詳細(xì)說明本發(fā)明。

如圖1和圖2所示的一種基于主從處理器架構(gòu)的固件升級(jí)方法，方法包括以下步驟：

步驟S1：檢測(cè)處理器是否符合升級(jí)標(biāo)準(zhǔn)，服務(wù)器先向處理器發(fā)送握手操作，用于查詢處理器的軟件、硬件版本號(hào)，服務(wù)器通過此查詢判斷處理器是否支持遠(yuǎn)程更新；若處理器支持遠(yuǎn)程升級(jí)，則服務(wù)器向處理器發(fā)送可允許升級(jí)指令，處理器回應(yīng)可升級(jí)指令，處理器符合升級(jí)標(biāo)準(zhǔn)后進(jìn)入步驟S2；

步驟S2：服務(wù)器向主處理器發(fā)送升級(jí)指令，主處理器接收到升級(jí)指令后進(jìn)入步驟S3，其中升級(jí)指令為升級(jí)分包程序的指令，包括Flash地址、N個(gè)字節(jié)、數(shù)據(jù)內(nèi)容；

步驟S3：主處理器對(duì)升級(jí)指令進(jìn)行CRC校驗(yàn)，校驗(yàn)通過后進(jìn)入步驟S4；

步驟S4：將升級(jí)指令寫入主處理器的FRAM并同時(shí)在主處理器的FRAM另外一段地址建立表格，升級(jí)指令寫入完成后將主處理器的FRAM中的數(shù)據(jù)按照順序?qū)懭氲街魈幚砥鞯腇lash中，并反饋主接收完成指令至服務(wù)器，主接收完成指令用于通知服務(wù)器發(fā)送下一條升級(jí)指令，每次寫入Flash均對(duì)數(shù)據(jù)進(jìn)行讀取并進(jìn)行CRC校驗(yàn)，若CRC校驗(yàn)成功則進(jìn)行下個(gè)Flash地址的寫入操作；

步驟S5：主處理器正確接收并保存所有升級(jí)指令后，發(fā)送通知指令給從處理器，告知已有新的升級(jí)指令到達(dá)；

步驟S6：主處理器向從處理器發(fā)送升級(jí)指令，從處理器接收到升級(jí)指令后進(jìn)入步驟S7；

步驟S7：從處理器對(duì)升級(jí)指令進(jìn)行CRC校驗(yàn)，校驗(yàn)通過后進(jìn)入步驟S8；

步驟S8：將升級(jí)指令寫入從處理器的FRAM并同時(shí)在從處理器的FRAM另外一段地址建立表格，升級(jí)指令寫入完成后將從處理器的FRAM中的數(shù)據(jù)按照順序?qū)懭氲綇奶幚砥鞯腇lash中，并反饋從接收完成指令至主處理器，從接收完成指令用于通知主處理器發(fā)送下一條升級(jí)指令，每次寫入Flash均對(duì)數(shù)據(jù)進(jìn)行讀取并進(jìn)行CRC校驗(yàn)，若CRC校驗(yàn)成功則進(jìn)行下個(gè)Flash地址的寫入操作；

步驟S9：從處理器正確接收并保存所有升級(jí)指令后，進(jìn)入升級(jí)程序階段，將從處理器的FRAM中的代碼寫入到對(duì)應(yīng)的Flash中，并且寫入前對(duì)Flash進(jìn)行擦除，并在程序更新后重新復(fù)位運(yùn)行。

如圖3所示，本發(fā)明在升級(jí)從處理器過程中，為了保障系統(tǒng)升級(jí)的效率以及準(zhǔn)確性，步驟S3中CRC校驗(yàn)通過后，服務(wù)器首先將升級(jí)指令傳送至主處理器的緩沖Botterload區(qū)，并按照自上而下的順序進(jìn)行保存，此時(shí)從處理器按照指令先進(jìn)先出的原則，對(duì)主處理器緩沖區(qū)中的升級(jí)指令進(jìn)行接收，主處理器與從處理器對(duì)于升級(jí)指令的接收彼此獨(dú)立，互不干擾，這樣的傳遞方式既保證指令傳遞的效率，又保證了指令的連續(xù)性。

本發(fā)明通過主處理器作為服務(wù)器與從處理器之間的升級(jí)程序傳送介質(zhì)，實(shí)現(xiàn)了從處理器固件的遠(yuǎn)程升級(jí)，有效保證了固件升級(jí)包的完整性，擺脫了現(xiàn)有升級(jí)技術(shù)只針對(duì)于單一處理器升級(jí)的局限性，升級(jí)方法簡(jiǎn)單，固件升級(jí)效率高，可靠性與安全性強(qiáng)。

以上顯示和描述了本發(fā)明的基本原理、主要特征和本發(fā)明的優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實(shí)施例的限制，上述實(shí)施例和說明書中描述的只是說明本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下，本發(fā)明還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本發(fā)明范圍內(nèi)。