1.一種高性價(jià)比的SoC架構(gòu)，其特征在于：包括改進(jìn)的8051核、flash核、模數(shù)轉(zhuǎn)換器、實(shí)時(shí)鐘、串口、SPI接口、通用IO口、通信收發(fā)器、數(shù)據(jù)存儲(chǔ)器、I2C接口，所述模數(shù)轉(zhuǎn)換器、實(shí)時(shí)鐘、串口、SPI接口、通用IO口、I2C接口通過(guò)SFR總線或xmem總線與8051核電性連接，所述通信收發(fā)器通過(guò)SFR總線和xmem總線與8051核電性連接，所述數(shù)據(jù)存儲(chǔ)器通過(guò)xmem總線與8051核電性連接，所述flash核通過(guò)flash信號(hào)線與flash存取控制電路電性連接，所述flash存取控制電路通過(guò)讀寫(xiě)總線與8051核電性連接，所述flash存取控制電路支持程序燒錄。
2.根據(jù)權(quán)利要求1所述的一種高性價(jià)比的SoC架構(gòu)，其特征在于：所述通信收發(fā)器包括配置寄存器、數(shù)據(jù)緩沖器，所述配置寄存器通過(guò)SFR總線與8051核電性連接，所述數(shù)據(jù)緩沖器通過(guò)通過(guò)xmem總線與8051核電性連接。
3.根據(jù)權(quán)利要求1所述的一種高性價(jià)比的SoC架構(gòu)，其特征在于：所述flash存取控制電路包括flash下載電路、flash只讀電路、flash讀寫(xiě)電路，所述flash下載電路與下載控制相連用于接收上位機(jī)數(shù)據(jù)，按頁(yè)寫(xiě)入全部原始程序，所述flash只讀電路與8051核相連作為程序空間的ROM來(lái)使用，所述flash讀寫(xiě)電路通過(guò)8051總線與8051核相連用于部分更改flash內(nèi)容，所述flash核分別與flash下載電路、flash只讀電路、flash讀寫(xiě)電路電性連接，其中所述flash只讀電路與flash讀寫(xiě)電路并聯(lián)后與所述flash下載電路并聯(lián)。
4.根據(jù)權(quán)利要求3所述的一種高性價(jià)比的SoC架構(gòu)，其特征在于：所述flash下載電路包括下載控制狀態(tài)機(jī)、串口收發(fā)、串口波特率生成，所述串口波特率生成的輸出端與串口收發(fā)的輸入端連接，所述下載控制狀態(tài)機(jī)、串口收發(fā)雙向連接，所述下載控制狀態(tài)機(jī)與flash信號(hào)雙向連接，所述串口收發(fā)與串口信號(hào)雙向連接。
5.根據(jù)權(quán)利要求3所述的一種高性價(jià)比的SoC架構(gòu)，其特征在于：所述flash讀寫(xiě)電路部分更改flash內(nèi)容通過(guò)在8051核的數(shù)據(jù)存儲(chǔ)器中包含一塊兩用RAM，平時(shí)作為8051的數(shù)據(jù)存儲(chǔ)器使用；當(dāng)需要對(duì)flash的一部分進(jìn)行改寫(xiě)時(shí)，就搬移一部分程序到此RAM，然后程序跳轉(zhuǎn)到此RAM中運(yùn)行，并對(duì)flash進(jìn)行寫(xiě)操作；寫(xiě)完后跳轉(zhuǎn)回flash繼續(xù)運(yùn)行。
6.根據(jù)權(quán)利要求1所述的一種高性價(jià)比的SoC架構(gòu)，其特征在于：所述改進(jìn)的8051核支持bank電路，包括指令執(zhí)行狀態(tài)機(jī)、8051專用寄存器堆、8051輸入輸出控制接口和bank選擇電路，所述指令執(zhí)行狀態(tài)機(jī)包括跳轉(zhuǎn)后控制信號(hào)，所述8051專用寄存器堆內(nèi)包括bank序號(hào)用于配置下次要跳入的bank的序號(hào)，所述跳轉(zhuǎn)后控制信號(hào)、bank序號(hào)的輸出端與bank選擇電路的輸入端連接，所述8051輸入輸出控制接口的輸入端與flash核的輸出端連接，所述8051輸入輸出控制接口、bank選擇電路的輸出端均與組合邏輯電路的輸入端連接，所述組合邏輯電路將加bank后的地址發(fā)送給flash核。