本發(fā)明涉及通信領(lǐng)域，尤其是一種在線可重構(gòu)PCI接口板卡平臺(tái)。
背景技術(shù)：
PCI（Peripheral Component Interconnect外設(shè)部件互聯(lián)標(biāo)準(zhǔn)）總線接口是目前PC計(jì)算機(jī)以及工控機(jī)使用最為廣泛的總線接口。
DSP處理器是一種具有特殊結(jié)構(gòu)的微處理器，DSP處理器的特殊系統(tǒng)結(jié)構(gòu)使得它具有高速的計(jì)算性能，隨著數(shù)字信號(hào)處理技術(shù)的快速發(fā)展，基于DSP構(gòu)成的數(shù)字化系統(tǒng)具有穩(wěn)定性高，性能強(qiáng)大，體積小，功耗低的特點(diǎn)，DSP技術(shù)已經(jīng)在信息安全，多媒體信號(hào)處理，通訊等很多領(lǐng)域都得到了廣泛的的應(yīng)用。TMS320DM642是TI公司推出的高性能數(shù)字媒體處理器，此DSP集成了符合PCI 接口規(guī)范2.2 版本，32 位/66MHz，3.3V PCI 主/從接口。
當(dāng)前大部分計(jì)算機(jī)外設(shè)擴(kuò)展板卡選擇PCI總線接口，采用PCI總線橋片+FPGA+外設(shè)接口的架構(gòu)。
技術(shù)實(shí)現(xiàn)要素：
本發(fā)明的發(fā)明目的在于：針對(duì)上述存在的問題，提供一種在線可重構(gòu)PCI接口板卡平臺(tái)。它具有可在線重構(gòu)、數(shù)據(jù)處理能力強(qiáng)大和方便維護(hù)和調(diào)試等優(yōu)點(diǎn)。
本發(fā)明采用的技術(shù)方案如下：
一種在線可重構(gòu)PCI接口板卡平臺(tái)，其特征在于，所述平臺(tái)包括：DSP處理器；所述DSP處理器分別信號(hào)連接于振蕩器、EEPROM、復(fù)位芯片、FPGA、DRAM和雙向總線接口芯片；所述雙向總線接口芯片信號(hào)連接于電阻網(wǎng)絡(luò)；所述電阻網(wǎng)絡(luò)與PCI/CPCI總線的背板相連；所述FPGA分別信號(hào)連接于SDRAM和外設(shè)接口。
所述電阻網(wǎng)絡(luò)采用10歐姆電阻作為短接電阻。
它還包括：開關(guān)電源；所述電源模塊為+5V的電源；所述開關(guān)電源將電源模塊+5V的電源轉(zhuǎn)換為+3.3V的電源和+1.4V的電源；所述+3.3V的電源供DSP處理器、FPGA和其他的外圍設(shè)備使用；所述+1.4V電源供DSP處理器的內(nèi)核電源使用。
所述PCI接口支持四種數(shù)據(jù)傳輸類型，分別為：外部PCI主設(shè)備寫入數(shù)據(jù)到DSP處理器的從寫類型:外部PCI主設(shè)備讀取DSP處理器中數(shù)據(jù)的從讀類型；DSP處理器寫入數(shù)據(jù)到外部從設(shè)備的主寫類型；DSP主設(shè)備從外部從設(shè)備讀取數(shù)據(jù)的主讀類型。
所述DSP處理器工作在48MHz的12倍頻，即：576MHz；所述DSP處理器主要完成PCI橋接口和數(shù)據(jù)的收發(fā)和處理；上位機(jī)需要收發(fā)的數(shù)據(jù)通過PCI總線與DSP處理器的數(shù)據(jù)區(qū)進(jìn)行交互；DSP處理器與FPGA通過EMIF接口和McBSP串口完成進(jìn)行數(shù)據(jù)交互；所述SDRAM，容量為32MB，為DSP處理器提供臨時(shí)數(shù)據(jù)的緩存和數(shù)據(jù)的存儲(chǔ)。
在緊鄰所述DSP處理器的位置，設(shè)置有40個(gè)貼片電容；所述40個(gè)貼片電容中的20個(gè)電容作用于IO電源；其余20個(gè)作用于DSP內(nèi)核電源。
DSP外部中斷INT4用于以太網(wǎng)控制器中斷，INT5用于FPGA中斷。
所述FPGA的復(fù)位方法為：DSP處理器的控制寄存器初始值來產(chǎn)生一個(gè)1mS左右的復(fù)位脈沖初始化FPGA內(nèi)部邏輯信號(hào)，由于FPGA的配置由主機(jī)通過PCI總線控制DSP完成，所以FPGA配置完成時(shí)電源系統(tǒng)已經(jīng)穩(wěn)定，1mS的復(fù)位脈沖即可完全初始化所有邏輯信號(hào)。
綜上所述，由于采用了上述技術(shù)方案，本發(fā)明的有益效果是：
1、與通過配置芯片與存儲(chǔ)器裝載程序相比，通過主機(jī)更新DSP程序和FPGA配置文件，可節(jié)省硬件成本。
2、與使用PCI橋接芯片相比，使用TMS320DM642具有強(qiáng)大的數(shù)據(jù)處理能力，可以將板卡的數(shù)據(jù)進(jìn)行預(yù)處理，構(gòu)成智能型板卡。
3、支持在線重構(gòu)，在系統(tǒng)不斷電的情況下重新配置程序支持升級(jí)與維護(hù)。
4、方便板卡調(diào)試和維護(hù)，更新FPGA邏輯或者DSP程序只需要將應(yīng)用程序目錄下的二進(jìn)制文件替換即可?？梢苑奖愕倪M(jìn)行系統(tǒng)升級(jí)與維護(hù)而不用召回板卡。
附圖說明
圖1是本發(fā)明的一種在線可重構(gòu)PCI接口板卡平臺(tái)的比特特征圖。
具體實(shí)施方式
本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。
本說明書（包括任何附加權(quán)利要求、摘要）中公開的任一特征，除非特別敘述，均可被其他等效或具有類似目的的替代特征加以替換。即，除非特別敘述，每個(gè)特征只是一系列等效或類似特征中的一個(gè)例子而已。
如圖1 所示， 一種在線可重構(gòu)PCI接口板卡平臺(tái)，其特征在于，所述平臺(tái)包括：DSP處理器；所述DSP處理器分別信號(hào)連接于振蕩器、EEPROM、復(fù)位芯片、FPGA、DRAM和雙向總線接口芯片；所述雙向總線接口芯片信號(hào)連接于電阻網(wǎng)絡(luò)；所述電阻網(wǎng)絡(luò)與PCI/CPCI總線的背板相連；所述FPGA分別信號(hào)連接于SDRAM和外設(shè)接口。
所述DSP處理器為：TMS320DM642；所述雙向總線接口芯片為：74CBTD16210。
EMIF A總線支持32/64位數(shù)據(jù)位寬，在本設(shè)計(jì)中，數(shù)據(jù)位寬設(shè)計(jì)為32位，統(tǒng)一按照32位數(shù)據(jù)寬度訪問FPGA與EMAC芯片，不支持字節(jié)訪問。
所述電阻網(wǎng)絡(luò)采用10歐姆電阻作為短接電阻。
它還包括：開關(guān)電源；所述電源模塊為+5V的電源；所述開關(guān)電源將電源模塊+5V的電源轉(zhuǎn)換為+3.3V的電源和+1.4V的電源；所述+3.3V的電源供DSP處理器、FPGA和其他的外圍設(shè)備使用；所述+1.4V電源供DSP處理器的內(nèi)核電源使用。
所述PCI接口支持四種數(shù)據(jù)傳輸類型，分別為：外部PCI主設(shè)備寫入數(shù)據(jù)到DSP處理器的從寫類型:外部PCI主設(shè)備讀取DSP處理器中數(shù)據(jù)的從讀類型；DSP處理器寫入數(shù)據(jù)到外部從設(shè)備的主寫類型；DSP主設(shè)備從外部從設(shè)備讀取數(shù)據(jù)的主讀類型。
所述DSP處理器工作在48MHz的12倍頻，即：576MHz；所述DSP處理器主要完成PCI橋接口和數(shù)據(jù)的收發(fā)和處理；上位機(jī)需要收發(fā)的數(shù)據(jù)通過PCI總線與DSP處理器的數(shù)據(jù)區(qū)進(jìn)行交互；DSP處理器與FPGA通過EMIF接口和McBSP串口完成進(jìn)行數(shù)據(jù)交互；所述SDRAM，容量為32MB，為DSP處理器提供臨時(shí)數(shù)據(jù)的緩存和數(shù)據(jù)的存儲(chǔ)。
在緊鄰所述DSP處理器的位置，設(shè)置有40個(gè)貼片電容；所述40個(gè)貼片電容中的20個(gè)電容作用于IO電源；其余20個(gè)作用于DSP內(nèi)核電源。
DSP外部中斷INT4用于以太網(wǎng)控制器中斷，INT5用于FPGA中斷。
所述FPGA的復(fù)位方法為：DSP處理器的控制寄存器初始值來產(chǎn)生一個(gè)1mS左右的復(fù)位脈沖初始化FPGA內(nèi)部邏輯信號(hào)，由于FPGA的配置由主機(jī)通過PCI總線控制DSP完成，所以FPGA配置完成時(shí)電源系統(tǒng)已經(jīng)穩(wěn)定，1mS的復(fù)位脈沖即可完全初始化所有邏輯信號(hào)。
本發(fā)明并不局限于前述的具體實(shí)施方式。本發(fā)明擴(kuò)展到任何在本說明書中披露的新特征或任何新的組合，以及披露的任一新的方法或過程的步驟或任何新的組合。