技術(shù)總結(jié)
本發(fā)明公開了一種應(yīng)用FPGA加密卡的微型股市數(shù)據(jù)處理系統(tǒng)，包括FPGA模塊、加解密模塊、非對(duì)稱算法模塊和主控模塊，加解密模塊、非對(duì)稱算法模塊和主控模塊分別與FPGA模塊連接，主控模塊和非對(duì)稱算法模塊分別與接口控制與轉(zhuǎn)換單元連接；FPGA模塊包括PCI協(xié)議單元、第一存儲(chǔ)模塊、第二存儲(chǔ)模塊和接口控制與轉(zhuǎn)換單元，PCI協(xié)議單元通過第一存儲(chǔ)模塊將數(shù)據(jù)傳輸至接口控制與轉(zhuǎn)換單元，接口控制與轉(zhuǎn)換單元通過第二存儲(chǔ)模塊將數(shù)據(jù)傳輸至PCI協(xié)議單元；加解密模塊包括第三存儲(chǔ)模塊、第四存儲(chǔ)模塊和命令與狀態(tài)寄存器。本發(fā)明設(shè)置加解密模塊，實(shí)現(xiàn)SM1的高速加解密，在輸入數(shù)據(jù)的同時(shí)可以將前面分組的運(yùn)算結(jié)果輸出，進(jìn)而支持流水線操作，加快了數(shù)據(jù)吞吐速度。

技術(shù)研發(fā)人員：衛(wèi)騰飛;周奇
受保護(hù)的技術(shù)使用者：成都力雅信息技術(shù)有限公司
文檔號(hào)碼：201610963452
技術(shù)研發(fā)日：2016.10.28
技術(shù)公布日：2017.03.22