本發(fā)明涉及一種微盤系統(tǒng)，具體涉及一種應用FPGA加密卡的微型股市數(shù)據(jù)處理系統(tǒng)。

背景技術：

隨著國家對信息安全的重視，當前國內很多部門和企業(yè)要求使用國產(chǎn)密碼算法對其信息進行保護，相關法律明確禁止使用明文方式或使用國外的密碼算法，因此加大了對國產(chǎn)密碼算法的需求，同時也對國產(chǎn)密碼算法提出了更高的要求。為了滿足服務器、網(wǎng)關等設備對密碼算法速度與安全性的需求，很多廠商研制了一些密碼卡，這些密碼卡在一定程度上滿足了上述需求。但是，隨著4G網(wǎng)絡的大力推廣，用戶規(guī)模大幅增長且每個用戶對速度的需求也越來越高，導致很多用戶無法正常使用，最終發(fā)現(xiàn)是密碼卡的瓶頸導致網(wǎng)關吞吐量無法提升，為了解決上述問題，迫切需要開發(fā)PCI密碼卡，在保證安全性的同時，還要對小數(shù)據(jù)包的SM1加解密進行優(yōu)化，滿足網(wǎng)關等設備對小包數(shù)據(jù)快速加解密的需求。

技術實現(xiàn)要素：

本發(fā)明所要解決的技術問題是網(wǎng)關中對小包數(shù)據(jù)加解密的速度慢的問題，目的在于提供一種應用FPGA加密卡的微型股市數(shù)據(jù)處理系統(tǒng)，使PCI加密卡在一定時期內能夠滿足對小包數(shù)據(jù)運算速度的要求，提高網(wǎng)關吞吐量。

本發(fā)明通過下述技術方案實現(xiàn)：

一種應用FPGA加密卡的微型股市數(shù)據(jù)處理系統(tǒng)，包括FPGA模塊、加解密模塊、非對稱算法模塊和主控模塊，加解密模塊、非對稱算法模塊和主控模塊分別與FPGA模塊連接，主控模塊和非對稱算法模塊分別與接口控制與轉換單元連接；FPGA模塊包括PCI協(xié)議單元、第一存儲模塊、第二存儲模塊和接口控制與轉換單元，PCI協(xié)議單元通過第一存儲模塊將數(shù)據(jù)傳輸至接口控制與轉換單元，接口控制與轉換單元通過第二存儲模塊將數(shù)據(jù)傳輸至PCI協(xié)議單元；加解密模塊包括第三存儲模塊、第四存儲模塊和命令與狀態(tài)寄存器，第三存儲模塊與第一存儲模塊連接，第四存儲模塊與第二存儲模塊連接，命令與狀態(tài)寄存器與接口控制與轉換單元連接。

FPGA模塊實現(xiàn)PCI通信，同時進行信號的轉換與控制；加解密模塊實現(xiàn)SM1算法的高速加解密，大大加快了數(shù)據(jù)吞吐速度；主控模塊使用的主控芯片具有一整套安全措施，保證了芯片自身的安全性，也保護了存儲在芯片中的數(shù)據(jù)安全性，同時保證了PCI密碼卡的安全性。接口控制與轉換單元負責FPGA模塊、加解密模塊、非對稱算法模塊和主控模塊之間的通信控制與信號轉換。

進一步地，一種應用FPGA加密卡的微型股市數(shù)據(jù)處理系統(tǒng)，還包括IC讀卡器，IC讀卡器分別與主控模塊連接。IC讀卡器用于讀取外部的系統(tǒng)IC卡和用戶IC卡。

進一步地，主控芯片采用SSX45。SSX45芯片是上海愛信諾航芯電子科技有限公司所研制的“創(chuàng)芯”系列安全處理器中的一款，該芯片基于國產(chǎn)32位CPU核的SOC開發(fā)平臺而開發(fā)，具備高處理能力、高安全性、多種接口、低功耗、低成本等特點。

本發(fā)明與現(xiàn)有技術相比，具有如下的優(yōu)點和有益效果：設置加解密模塊，用來實現(xiàn)SM1的高速加解密，在輸入數(shù)據(jù)的同時可以將前面分組的運算結果輸出，進而支持流水線操作，大大加快了數(shù)據(jù)吞吐速度；設置FPGA模塊，利用其PCI協(xié)議單元與主機進行通信。

附圖說明

此處所說明的附圖用來提供對本發(fā)明實施例的進一步理解，構成本申請的一部分，并不構成對本發(fā)明實施例的限定。在附圖中：

圖1為本發(fā)明結構示意圖。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，下面結合實施例和附圖，對本發(fā)明作進一步的詳細說明，本發(fā)明的示意性實施方式及其說明僅用于解釋本發(fā)明，并不作為對本發(fā)明的限定。

實施例

如圖1所示，一種應用FPGA加密卡的微型股市數(shù)據(jù)處理系統(tǒng)，包括FPGA模塊、加解密模塊、非對稱算法模塊和主控模塊，加解密模塊、非對稱算法模塊和主控模塊分別與FPGA模塊連接；本實施例中，F(xiàn)PGA模塊采用Altera公司的芯片，利用硬件描述語言對其進行編程，實現(xiàn)的功能有PCI通信協(xié)議，實現(xiàn)與主機的PCI通信；信息轉換與控制，按照每個芯片的時序要求實現(xiàn)與該芯片的通信。FPGA模塊包括PCI協(xié)議單元、第一存儲模塊、第二存儲模塊和接口控制與轉換單元，PCI協(xié)議單元通過第一存儲模塊將數(shù)據(jù)傳輸至接口控制與轉換單元，接口控制與轉換單元通過第二存儲模塊將數(shù)據(jù)傳輸至PCI協(xié)議單元；PCI協(xié)議單元用來實現(xiàn)PCI協(xié)議與外界主機進行通信，PCI協(xié)議單元中包含一個DMA控制器，當外界主機需要發(fā)送數(shù)據(jù)到PCI密碼卡時，外界主機驅動程序通過操作PCI協(xié)議單元中的命令寄存器設置DMA傳輸需要的起始地址、傳輸長度、傳輸方向，然后啟動PCI協(xié)議單元中的DMA控制器，主機向PCI密碼卡發(fā)送的數(shù)據(jù)被PCI協(xié)議單元存放在第一存儲模塊中。該DMA控制器傳輸完指定長度的數(shù)據(jù)后通過中斷方式通知主體本次傳輸完畢，同時也是通過中斷方式通知主控模塊有一個完整數(shù)據(jù)到達第一存儲模塊中。當主控模塊處理完主機發(fā)送的數(shù)據(jù)后，會將處理結果存放在第二存儲模塊中，然后命令PCI協(xié)議單元向主機發(fā)起中斷，告知主機驅動程序可以從PCI密碼卡獲取結果數(shù)據(jù)，然后驅動程序設置PCI協(xié)議單元中的DMA寄存器，啟動傳輸，DMA將第二存儲模塊中的數(shù)據(jù)傳送到主機內存中，傳輸完畢后，協(xié)議單元通過中斷通知主機數(shù)據(jù)讀取完畢。

加解密模塊包括第三存儲模塊、第四存儲模塊和命令與狀態(tài)寄存器，加解密模塊使用SSX30-D，支持ECB、CBC、OFB等運算模式，主要用來實現(xiàn)SM1的高速加解密，最高運算速度1.4Gbps。SSX30-D支持雙總線操作，在輸入數(shù)據(jù)的同時可以將前面分組的運算結果輸出，進而支持流水線操作，大大加快了數(shù)據(jù)吞吐速度。SSX30-D有兩個4K的存儲模塊，即第三存儲模塊和第四存儲模塊，用于輸入和輸出數(shù)據(jù)的緩存，存儲模塊的數(shù)據(jù)寬度均為32位，對每個存儲模塊而言，存儲模塊的外部和內部的訪問是異步的且各自獨立。SSX30-D內嵌鎖相環(huán)PLL，將片外低速時鐘轉換為片內高速時鐘，當外部時鐘是20MHz時，內部時鐘可達100MHz。第三存儲模塊與第一存儲模塊連接，第四存儲模塊與第二存儲模塊連接，命令與狀態(tài)寄存器與接口控制與轉換單元連接。第一存儲模塊和第二存儲模塊為兩個先入先出緩沖區(qū)，第一存儲模塊只接收主機發(fā)送來的數(shù)據(jù)，第一存儲模塊中的數(shù)據(jù)可以被主控模塊讀取，也可以在主控模塊的控制下將其發(fā)送到加解密模塊的第三存儲模塊；第二存儲模塊暫存向主機發(fā)送的數(shù)據(jù)，主控模塊可以直接將數(shù)據(jù)寫入到第二存儲模塊中，在進行SM1運算時，在主控模塊的控制下，可以將加解密模塊的第四存儲模塊的數(shù)據(jù)直接存放到第二存儲模塊中。加解密模塊本身支持雙總線，進而支持流水線操作，因此在實現(xiàn)時第一存儲模塊向第三存儲模塊、第四存儲模塊向第二存儲模塊的數(shù)據(jù)傳輸可以同時進行。

其中，主控模塊和非對稱算法模塊分別與接口控制與轉換單元連接。接口控制與轉換單元負責FPGA模塊、加解密模塊、非對稱算法模塊和主控模塊之間的通信控制與信號轉換。主控模塊使用上海愛信諾航芯電子科技有限公司研制的SSX45芯片，該芯片具有一整套安全措施，保證了芯片自身的安全性，也保護了存儲在芯片中的數(shù)據(jù)安全性，芯片具有512KB片內FLASH、32KB片內RAM，很多關鍵數(shù)據(jù)存儲在芯片內部，保證了PCI密碼卡的安全性。非對稱算法模塊使用SSX0804，支持SM2、RSA-1024、RSA-2048等算法。該芯片與FPGA芯片連接，該芯片的運算受SSX45芯片的控制。

一種應用FPGA加密卡的微型股市數(shù)據(jù)處理系統(tǒng)，還包括IC讀卡器，IC讀卡器分別與主控模塊連接。IC讀卡器用于讀取外部的系統(tǒng)IC卡和用戶IC卡。

以上的具體實施方式，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上僅為本發(fā)明的具體實施方式而已，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。