1.一種密碼芯片中的多IP核集成方法，其特征在于，包括如下步驟：
SS1將各IP核與IP_bridge、雙端口存儲(chǔ)區(qū)整合為系統(tǒng)的一個(gè)密碼算法IP核重構(gòu)模塊；
SS2將模塊輸入為系統(tǒng)輸出數(shù)據(jù)、地址、讀/寫使能、系統(tǒng)時(shí)鐘與IP時(shí)鐘、IP控制指令與IP選擇參數(shù)，輸出為IP核處理完成數(shù)據(jù)與協(xié)處理器運(yùn)行狀態(tài)標(biāo)識(shí)。
2.根據(jù)權(quán)利要求1所述的一種密碼芯片中的多IP核集成方法，其特征在于，所述SS1將各IP核與IP_bridge、雙端口存儲(chǔ)區(qū)整合為系統(tǒng)的一個(gè)密碼算法IP核重構(gòu)模塊的具體步驟為：
A.根據(jù)系統(tǒng)的輸入地址與讀/寫使能，將輸入的待處理數(shù)據(jù)存儲(chǔ)于dual_ramx中；
B.IP橋譯碼IP選擇參數(shù)，重構(gòu)選定IP核控制指令為輸入的IP控制指令，dual_ramx為選定IP核數(shù)據(jù)處理區(qū)；
C.選定IP核將duaLramx中數(shù)據(jù)讀入IP核內(nèi)部，根據(jù)IP控制指令，完成數(shù)據(jù)處理；
D.選定IP核將已處理數(shù)據(jù)輸出到dual_ramx中，置相應(yīng)狀態(tài)完成信號(hào)為有效；
E.系統(tǒng)判斷狀態(tài)信號(hào)有效，通過dual_ramx將處理完成數(shù)據(jù)讀出，完成IP功能調(diào)用。