1.一種雙BIOS固件的版本同步方法，其特征在于，該方法包括：
當電子設(shè)備上電后，所述電子設(shè)備的中央處理器CPU根據(jù)控制電路發(fā)送的第一控制信號，通過第一數(shù)據(jù)總線從所述第一存儲芯片中獲取第一BIOS程序，以啟動所電子設(shè)備，所述第一BIOS程序為所述第一存儲芯片在所述電子設(shè)備正常運行時升級BIOS之后的程序；
當所述電子設(shè)備啟動成功后，所述CPU通過第二數(shù)據(jù)總線將獲取的所述第一BIOS程序燒錄至第二存儲芯片，以使所述第二存儲芯片中的第二BIOS程序與所述第一BIOS程序一致。
2.如權(quán)利要求1所述的方法，其特征在于，還包括：
當所述電子設(shè)備啟動失敗后，所述電子設(shè)備重新上電，所述CPU根據(jù)所述控制電路發(fā)送的第二控制信號，通過所述第二數(shù)據(jù)總線從所述第二存儲芯片中加載所述第二BIOS程序，以所述第二BIOS程序啟動所述電子設(shè)備；以所述第二BIOS程序啟動所述電子設(shè)備成功后，所述CPU通過所述第二數(shù)據(jù)總線從所述第二存儲芯片獲取所述第二BIOS程序；
所述CPU通過所述第一數(shù)據(jù)總線將獲取的所述第二BIOS程序燒錄至所述第一存儲芯片，以恢復(fù)所述第一存儲芯片中的BIOS程序。
3.如權(quán)利要求2所述的方法，其特征在于，所述控制電路包括單片機MCU和控制命令生成單元；
當所述電子設(shè)備上電后，所述MCU控制所述控制命令生成單元按照默認設(shè)置輸出所述第一控制信號，
當所述電子設(shè)備啟動失敗后，所述CPU生成啟動失敗消息，所述MCU檢測到所述CPU啟動失敗，所述MCU控制所述控制命令生成單元輸出所述第二控制信號。
4.如權(quán)利要求3所述的方法，其特征在于，所述CPU通過所述第二數(shù)據(jù)總線從所述第二存儲芯片獲取所述第二BIOS程序之前，還包括：
所述MCU檢測所述CPU生成的硬件時序信號和開機啟動信號是否為高電平，若為高電平，則所述電子設(shè)備啟動成功；
所述MCU向所述CPU發(fā)送燒錄指令，所述燒錄指令用于指示所述CPU將所述第二存儲芯片的第二BIOS程序燒錄至所述第一存儲芯片。
5.如權(quán)利要求3所述的方法，其特征在于，所述電子設(shè)備重新上電之前，還包括：
所述MCU在檢測所述CPU生成的硬件時序信號和開機啟動信號在設(shè)定時間段內(nèi)一直為低高電平時，所述MCU通知所述電子設(shè)備的報警模塊發(fā)送報警信息，所述報警信息用于指示所述電子設(shè)備啟動失敗。
6.一種電子設(shè)備，其特征在于，所述設(shè)備包括：中央處理器CPU、第一存儲芯片、第二存儲芯片、控制電路；
所述第一存儲芯片通過第一數(shù)據(jù)總線與所述CPU通信，所述第二存儲芯片通過第二數(shù)據(jù)總線與所述CPU通信、所述CPU通過通用輸入輸出GPIO接口與所述控制電路通信；
所述CPU，用于當電子設(shè)備上電后，根據(jù)控制電路發(fā)送的第一控制信號，通過第一數(shù)據(jù)總線從所述第一存儲芯片中獲取第一BIOS程序，以啟動所電子設(shè)備，所述第一BIOS程序為所述第一存儲芯片在所述電子設(shè)備正常運行時升級完成之后的程序；當所述電子設(shè)備啟動成功后，通過第二數(shù)據(jù)總線將獲取的第一BIOS程序燒錄至第二存儲芯片，以使所述第二存儲芯片中的第二BIOS程序與所述第一BIOS程序一致。
7.如權(quán)利要求6所述的電子設(shè)備，其特征在于，所述控制電路包括單片機MCU和控制命令生成單元，所述MCU與所述控制命令生成單元連接；
所述MCU，用于在所述電子設(shè)備上電后，控制所述控制命令生成單元按照默認設(shè)置輸出所述第一控制信號給所述CPU；
所述MCU，還用于在檢測到所述CPU生成的啟動失敗消息時，控制所述控制命令生成單元輸出所述第二控制信號給所述CPU，所述啟動失敗消息是在所述電子設(shè)備啟動失敗后生成的；
所述CPU，還用于根據(jù)所述第二控制信號，通過所述第二數(shù)據(jù)總線從所述第二存儲芯片中加載所述第二BIOS程序，以啟動所述電子設(shè)備。
8.如權(quán)利要求7所述的電子設(shè)備，其特征在于，還包括：
所述MCU，還用于在所述電子設(shè)備根據(jù)所述第二BIOS程序啟動成功后，向所述CPU發(fā)送燒錄指令；
所述CPU，還用于根據(jù)所述燒錄指令，通過所述第二數(shù)據(jù)總線從所述第二存儲芯片獲取所述第二BIOS程序，通過所述第一數(shù)據(jù)總線將從所述第二BIOS程序燒錄至所述第一存儲芯片，以恢復(fù)所述第一存儲芯片中的BIOS程序。
9.如權(quán)利要求8所述的電子設(shè)備，其特征在于，還包括：
所述MCU，還用于在檢測所述CPU生成的硬件時序信號和開機啟動信號為高電平時，所述MCU向所述CPU發(fā)送燒錄指令；
所述MCU，還用于在檢測所述CPU生成的硬件時序信號和開機啟動信號在設(shè)定時間段內(nèi)一直為低高電平時，所述MCU通知所述電子設(shè)備的報警模塊發(fā)送報警信息，所述報警信息用于指示所述電子設(shè)備啟動失敗。
10.如權(quán)利要求6至9任一項所述的電子設(shè)備，其特征在于，所述第一存儲芯片為SPI FLASH，所述第二存儲芯片為EMMC FLASH。