本發(fā)明的技術(shù)是關(guān)于一種對于存儲器的巢狀環(huán)繞存取操作。
背景技術(shù)：
：參見圖1，nor閃存等存儲器裝置可使用環(huán)繞特征讀取，此讀取開始于預(yù)先定義長度的環(huán)繞單元內(nèi)的起始地址，讀取至終點，且繞回起點。上述環(huán)繞單元的長度例如為8字節(jié)、16字節(jié)、32字節(jié)或64字節(jié)。圖1繪示具有16字節(jié)的環(huán)繞單元的環(huán)繞讀取，此讀取開始于起始地址241。讀取繼續(xù)直至16字節(jié)單元的終點，即地址255；繞回至所述單元的起點，即地址240；且繼續(xù)。環(huán)繞單元的下邊界可位于起始地址或在起始地址之前的可由環(huán)繞單元的長度整除的最高地址。此環(huán)繞讀取是有用的，但受到限制。延伸的環(huán)繞讀取選項將可提供對存儲器更為彈性的存取。技術(shù)實現(xiàn)要素：以下描述可執(zhí)行存取操作的裝置，所述存取操作的變化形式可稱為巢狀環(huán)繞。此處描述的裝置可包含邏輯模塊，其可響應(yīng)于指定所供應(yīng)起始地址的指令，以產(chǎn)生可尋址存儲器區(qū)塊的地址序列，所述存儲器區(qū)塊包含n個區(qū)段(環(huán)繞計數(shù))，每一區(qū)段包含m個可尋址單元(區(qū)段長度)。地址序列可包含n個地址子序列，所述地址子序列包含由所供應(yīng)起始地址識別的起始區(qū)段的起始子序列，且配置為按區(qū)段遞增至存儲器區(qū)塊的上邊界，環(huán)繞至存儲器區(qū)塊的下邊界，且自下邊界遞增的一連串子序列。以巢狀方式，給定區(qū)段的每一子序列具有高達(dá)m個地址，所述地址包含在由所供應(yīng)起始地址識別的地址偏移處的起始地址，且以環(huán)繞方式配置為按可尋址單元遞增直至給定區(qū)段的上邊界，環(huán)繞至給定區(qū)段的下邊界，且自下邊界遞增的一連串地址。所述裝置的實例包括存儲器及參數(shù)存儲器，此參數(shù)存儲器中存儲指定環(huán)繞區(qū)段長度的第一參數(shù)及指定環(huán)繞計數(shù)的第二參數(shù)，其中環(huán)繞計數(shù)，或環(huán)繞區(qū)段長度與環(huán)繞計數(shù)是定義具有下邊界及上邊界的環(huán)繞區(qū)塊。裝置包括邏輯模塊，其可響應(yīng)于指定巢狀環(huán)繞存取操作的所供應(yīng)起始地址(其中所供應(yīng)起始地址具有自環(huán)繞地址區(qū)段的下邊界的偏移)的指令，以產(chǎn)生存取操作的地址序列直至終止事件。在將回繞起始地址設(shè)定為所供應(yīng)起始地址之后，地址序列包含：a)區(qū)段環(huán)繞部分，其起始于回繞起始地址，按可尋址單元遞增直至環(huán)繞地址區(qū)段的上邊界，環(huán)繞至環(huán)繞地址區(qū)段的下邊界，且遞增直至緊接在回繞起始地址之前的可尋址單元的地址；b)若環(huán)繞計數(shù)大于1，且回繞起始地址加上環(huán)繞區(qū)段長度小于環(huán)繞區(qū)塊的上邊界，則將回繞起始地址遞增環(huán)繞區(qū)段的長度，否則將回繞起始地址設(shè)定為環(huán)繞區(qū)塊的下邊界加上偏移；以及c)重復(fù)步驟a)及步驟b)。在一些實例中，環(huán)繞存取操作為讀取操作，而在其他實例中，其為寫入操作。響應(yīng)于存儲器裝置接收到的單個外部指令，可對包含區(qū)段的存儲器區(qū)塊執(zhí)行存取操作，包括使用供應(yīng)起始地址的芯片上的地址定序邏輯，通過被攜載作為所述指令的一部分(直接數(shù)據(jù))或自裝置上的參數(shù)存儲器或可由裝置存取的參數(shù)存儲器讀取的巢狀環(huán)繞參數(shù)來執(zhí)行。于此所述的實施例中，終止事件為控制信號的接收。在一些實施例中，環(huán)繞地址區(qū)段的下邊界及上邊界分別具有第一組最低有效位的成員均為零或均為一的地址。在一些實例中，環(huán)繞區(qū)塊的下邊界及上邊界分別具有第二組最低有效位的成員均為零或均為一的地址。環(huán)繞區(qū)塊可為存儲器的整個可尋址空間。在一些實例中，用以存儲環(huán)繞區(qū)段長度及環(huán)繞計數(shù)的參數(shù)存儲器為非易失性存儲器。此參數(shù)存儲器可為一次寫入存儲器。環(huán)繞區(qū)段長度或環(huán)繞計數(shù)可設(shè)定為指令參數(shù)。于此描述由裝置執(zhí)行的巢狀環(huán)繞存取操作方法。巢狀環(huán)繞存取操作方法包括接收指令，該指令指定巢狀環(huán)繞存取操作的所供應(yīng)起始地址，其中所供應(yīng)起始地址具有自環(huán)繞地址區(qū)段的下邊界的偏移。巢狀環(huán)繞存取操作方法進一步包括使用指定環(huán)繞區(qū)段長度的第一參數(shù)及指定環(huán)繞計數(shù)的第二參數(shù)，以產(chǎn)生地址序列直至終止事件，第一參數(shù)及第二參數(shù)存儲在參數(shù)存儲器中，其中環(huán)繞計數(shù)，或環(huán)繞區(qū)段長度與環(huán)繞計數(shù)是定義具有下邊界及上邊界的環(huán)繞區(qū)塊。在將回繞起始地址設(shè)定為所供應(yīng)起始地址之后，地址序列包含：a)區(qū)段環(huán)繞部分，其起始于回繞起始地址，按可尋址單元遞增直至環(huán)繞地址區(qū)段的上邊界，環(huán)繞至環(huán)繞地址區(qū)段的下邊界，且遞增直至緊接在回繞起始地址之前的可尋址單元的地址；b)若環(huán)繞計數(shù)大于1，且回繞起始地址加上環(huán)繞區(qū)段長度小于環(huán)繞區(qū)塊的上邊界，則將回繞起始地址遞增環(huán)繞區(qū)段的長度，否則將回繞起始地址設(shè)定為環(huán)繞區(qū)塊的下邊界加上偏移；以及c)重復(fù)步驟a)及步驟b)。于此描述巢狀環(huán)繞尋址的方法。此方法包括使用起始地址、環(huán)繞區(qū)段長度以及環(huán)繞區(qū)塊長度，a)在由起始地址識別的當(dāng)前環(huán)繞區(qū)段中，從起始地址識別的當(dāng)前環(huán)繞區(qū)段內(nèi)的偏移地址處開始，以環(huán)繞方式尋址當(dāng)前環(huán)繞區(qū)段的一組地址，此當(dāng)前環(huán)繞區(qū)段是在具有環(huán)繞區(qū)塊長度的環(huán)繞區(qū)塊中；b)以環(huán)繞方式繼續(xù)進行至環(huán)繞區(qū)塊中的下一區(qū)段；以及c)重復(fù)步驟a)及步驟b)，直至終止事件。所述方法可包含存儲環(huán)繞區(qū)段長度參數(shù)及環(huán)繞計數(shù)參數(shù)，其中使用環(huán)繞區(qū)段長度參數(shù)判定環(huán)繞區(qū)段長度，且使用環(huán)繞區(qū)段長度參數(shù)及環(huán)繞計數(shù)參數(shù)判定環(huán)繞區(qū)塊長度。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細(xì)說明如下。附圖說明圖1繪示先前技術(shù)的環(huán)繞讀取。圖2a是根據(jù)所述技術(shù)實施例所繪示的環(huán)繞區(qū)段長度為8且環(huán)繞計數(shù)為2的巢狀環(huán)繞存取操作。圖2b是根據(jù)所述技術(shù)實施例所繪示的環(huán)繞區(qū)段長度為8且環(huán)繞計數(shù)為4的環(huán)繞存取操作。圖2c是根據(jù)所述技術(shù)實施例所繪示的環(huán)繞區(qū)段長度為16且環(huán)繞計數(shù)不受限制的環(huán)繞存取操作。圖3為能夠執(zhí)行所述巢狀環(huán)繞存取操作的具有串行外設(shè)接口(spi)的nor閃存裝置的簡化方塊圖。圖4繪示可產(chǎn)生巢狀環(huán)繞存取操作的地址序列的具有可控制進位位的地址計數(shù)器。圖5繪示所述的匹配區(qū)塊及進位傳播區(qū)塊。圖6提供關(guān)于所述圖4及圖5的匹配區(qū)塊的細(xì)節(jié)。圖7提供關(guān)于所述圖4及圖5的進位傳播區(qū)塊的細(xì)節(jié)?！痉栒f明】300：集成電路/裝置302：i/o區(qū)塊304：串行頻率(slck)305：頻率產(chǎn)生器306：地址產(chǎn)生器308：地址計數(shù)器308-0～308-7：計數(shù)器級310：匹配控制區(qū)塊312：進位傳播區(qū)塊314：數(shù)據(jù)緩存器316、318：參數(shù)存儲器320：模式邏輯322：狀態(tài)機324：sram緩沖器326：高電壓產(chǎn)生器328：存儲器/陣列330：x-譯碼器332：y-譯碼器334：感測放大器336：輸出緩沖器350：起始地址緩存器610：xor閘714：多任務(wù)器ainm、am：位cx′：進位輸出位cx：進位輸入位gnd：接地vdd：電源具體實施方式于此描述一種環(huán)繞操作，其以巢狀為特征，具有內(nèi)部環(huán)繞及外部環(huán)繞。內(nèi)部環(huán)繞的長度由第一參數(shù)(即環(huán)繞區(qū)段長度)定義。第二參數(shù)(即環(huán)繞計數(shù))描述外部環(huán)繞的較大環(huán)繞區(qū)塊中的環(huán)繞區(qū)段數(shù)目。結(jié)合環(huán)繞區(qū)段長度及環(huán)繞計數(shù)可提供較高的彈性。此彈性在輸入及輸出數(shù)據(jù)速率受限的同步串行接口中是有用的。所述參數(shù)可存儲于使用易失性存儲器或非易失性存儲器實施的參數(shù)存儲器中。環(huán)繞存取操作可為讀取操作或?qū)懭氩僮?。在閃存中，寫入操作可包含編程操作及抹除操作。盡管抹除操作常常是基于可能不適用于環(huán)繞存取操作的抹除區(qū)塊，但環(huán)繞存取仍可應(yīng)用于編程及抹除兩者。為簡單起見，在此說明中的大多數(shù)實例將描述巢狀環(huán)繞讀取操作，但應(yīng)理解，只要提供數(shù)據(jù)以寫入通過巢狀環(huán)繞存取操作所產(chǎn)生的地址，所述技術(shù)就可應(yīng)用于巢狀環(huán)繞寫入操作。于此描述技術(shù)的實施例中，將為環(huán)繞存取操作(諸如，環(huán)繞讀取指令)供應(yīng)起始地址。環(huán)繞區(qū)段長度及環(huán)繞計數(shù)存儲于參數(shù)存儲器中。將環(huán)繞區(qū)段長度乘以環(huán)繞計數(shù)，將產(chǎn)生按可尋址單元計的環(huán)繞區(qū)塊大小?？蓪ぶ穯卧蔀樽止?jié)(8位)、字組(兩個或大于兩個字節(jié))、半字節(jié)(小于一個字節(jié)，諸如4位)等；為簡單起見，給定的實例將假設(shè)可尋址單元為字節(jié)，但應(yīng)理解，也可能是其他單元。響應(yīng)于巢狀環(huán)繞存取指令，于此描述的環(huán)繞存取操作可用以在環(huán)繞區(qū)塊內(nèi)按由環(huán)繞區(qū)段長度及環(huán)繞計數(shù)定義的方式連續(xù)讀取或編程，直至終止事件(諸如偵測到控制信號)。首先將描述巢狀環(huán)繞存取操作產(chǎn)生地址的方式。下一部分將描述可用于一些實施例中以實施地址產(chǎn)生序列的地址計數(shù)器及相關(guān)聯(lián)的元件。地址序列產(chǎn)生以下描述巢狀環(huán)繞尋址的方法，此方法使用起始地址、環(huán)繞區(qū)段長度以及環(huán)繞區(qū)塊長度。程序包含步驟a)在由起始地址識別的當(dāng)前環(huán)繞區(qū)段中，由起始地址識別的當(dāng)前環(huán)繞區(qū)段內(nèi)的偏移地址處開始，以環(huán)繞方式產(chǎn)生用于尋址當(dāng)前環(huán)繞區(qū)段的一組地址。接著，在步驟b)中，程序以環(huán)繞方式繼續(xù)進行至下一區(qū)段；且在步驟c)中，程序?qū)τ谙乱粎^(qū)段重復(fù)步驟a)，直至終止事件。此將產(chǎn)生巢狀環(huán)繞地址序列，包含在區(qū)段內(nèi)的可尋址單元的內(nèi)部環(huán)繞序列及在區(qū)塊內(nèi)的可尋址區(qū)段的輸出環(huán)繞序列。所述方法可包含存儲環(huán)繞區(qū)段長度參數(shù)及環(huán)繞計數(shù)參數(shù)，其中使用環(huán)繞區(qū)段長度參數(shù)判定環(huán)繞區(qū)段長度，且使用環(huán)繞區(qū)段長度參數(shù)及環(huán)繞計數(shù)參數(shù)判定環(huán)繞區(qū)塊長度。在圖2a的實例中，環(huán)繞區(qū)段長度為8字節(jié)且環(huán)繞計數(shù)為2，環(huán)繞區(qū)塊為8×2＝16。所供應(yīng)起始地址為243。巢狀環(huán)繞存取操作為巢套在外部環(huán)繞內(nèi)的內(nèi)部環(huán)繞。內(nèi)部環(huán)繞將在環(huán)繞區(qū)段內(nèi)的可尋址單元(在此實例中為字節(jié))上回繞，接著外部環(huán)繞將在環(huán)繞區(qū)塊內(nèi)的環(huán)繞區(qū)段上回繞。圖2a的16字節(jié)環(huán)繞區(qū)塊包含兩個8字節(jié)環(huán)繞區(qū)段。環(huán)繞區(qū)段分別在地址240及地址248(十進制)處開始。一般而言，環(huán)繞區(qū)段下邊界為一組最低有效位的成員均為零(二進制)的地址。(此處使用的用語：地址的最低有效位為識別環(huán)繞存取操作的可尋址單元的最低有效位，在此狀況下可尋址單元為8位的字節(jié)。單位元尋址將需要非為尋址環(huán)繞操作的可尋址單元的一部分的額外地址位。)在此實例中，環(huán)繞區(qū)段下邊界240及環(huán)繞區(qū)段下邊界248的三個最低有效位均為零。環(huán)繞區(qū)段上邊界(在此為247及255)為一組最低有效位的成員均為一的地址。在此實例中，環(huán)繞區(qū)段上邊界247及環(huán)繞區(qū)段上邊界255的三個最低有效位均為一。3個位為表達(dá)8個狀態(tài)所必要的位計數(shù)；8為環(huán)繞區(qū)段長度。在此實例中，所供應(yīng)起始地址為243，環(huán)繞區(qū)段中的第四字節(jié)開始于地址240?；乩@開始于回繞起始地址，因此首先將回繞起始地址設(shè)定為243，即所供應(yīng)起始地址。地址按可尋址單元(在此1字節(jié))遞增，且讀取繼續(xù)進行至環(huán)繞區(qū)段的上邊界，247；接著回繞至環(huán)繞區(qū)段的下邊界，240。讀取將繼續(xù)直至地址為緊接在回繞起始地址243之前的242。上述將被描述為以環(huán)繞方式讀取。在以環(huán)繞方式讀取之后，回繞起始地址接著遞增環(huán)繞區(qū)段長度，243+8＝251。自251，以環(huán)繞方式讀取下一環(huán)繞區(qū)段并繼續(xù)進行至255處的上邊界，返回至248處的下邊界，且到達(dá)地址250(其緊接著在回繞起始地址251之前)，從而完成第二環(huán)繞區(qū)段。接著讀取將跳回至第一環(huán)繞區(qū)段中的地址243，且以環(huán)繞方式繼續(xù)。巢狀環(huán)繞存取操作可繼續(xù)產(chǎn)生地址，且在所產(chǎn)生的地址處讀取或?qū)懭氪鎯ζ鳎敝两K止事件。在圖2b的實例中，環(huán)繞區(qū)段長度為8且環(huán)繞計數(shù)為4，環(huán)繞區(qū)塊為4×8＝32。所供應(yīng)起始地址為202。環(huán)繞區(qū)塊的下邊界及上邊界分別為192及223，且環(huán)繞區(qū)塊中存在四個環(huán)繞區(qū)段，具有下邊界192、下邊界200、下邊界208以及下邊界216。在此實例中，應(yīng)注意，環(huán)繞區(qū)塊的下邊界為處于起始地址處或低于起始地址的可被環(huán)繞區(qū)塊的大小整除的最高地址。環(huán)繞區(qū)塊的長度為32，因此環(huán)繞區(qū)塊的下邊界為192。對于192與223之間的任何起始地址，當(dāng)環(huán)繞區(qū)塊的長度為32時，環(huán)繞區(qū)塊的下邊界為192且上邊界為223。換句話說，環(huán)繞區(qū)塊的下邊界具有一組最低有效位的成員均為零(二進制)的地址。環(huán)繞區(qū)塊的下邊界為低于所供應(yīng)起始地址的b個最低有效位均為零(二進制)的最高地址，其中b為表達(dá)wl個狀態(tài)所需的位計數(shù)，而wl為環(huán)繞區(qū)塊的長度。環(huán)繞區(qū)塊的上邊界具有一組最低有效位的成員均為一(二進制)的地址。在本實例中，所供應(yīng)起始地址，202，為環(huán)繞區(qū)段(其下邊界為200)中的第三字節(jié)。所述起始地址202自下邊界200的偏移為2。環(huán)繞區(qū)段的下邊界為處于回繞起始地址處或低于回繞起始地址的可被環(huán)繞區(qū)段的長度整除的最高地址。換句話說，環(huán)繞區(qū)段的下邊界為低于回繞起始地址的b個最低有效位均為零(二進制)的最高地址，其中b為表達(dá)l個狀態(tài)所需的位計數(shù)，其中l(wèi)為環(huán)繞區(qū)段的長度。將回繞起始地址設(shè)定為所供應(yīng)起始地址202。以環(huán)繞方式繼續(xù)進行讀取至207，返回至200，且遞增直至201，即緊接在回繞起始地址202之前的地址?；乩@起始地址接著遞增環(huán)繞區(qū)段長度，202+8＝210。再次以環(huán)繞方式繼續(xù)進行讀取至215，返回至208，直至下一地址為經(jīng)遞增的回繞起始地址210，接著回繞起始地址再次遞增環(huán)繞區(qū)段長度，即210+8＝218。以環(huán)繞方式自218繼續(xù)進行讀取至223，至216，至217，其緊接在回繞起始地址218之前。但將回繞起始地址218遞增環(huán)繞區(qū)段長度會引起自218至226的跳轉(zhuǎn)，其將越過環(huán)繞區(qū)塊的上邊界223。存取將被限制在環(huán)繞區(qū)塊內(nèi)。實際上，所產(chǎn)生的下一地址為環(huán)繞區(qū)塊的下邊界192加上偏移2，即192+2＝194，因此下一區(qū)段環(huán)繞開始于回繞起始地址194。以環(huán)繞方式通過邊界與回繞起始地址194之間的地址繼續(xù)讀取直至193，且結(jié)束在完全環(huán)繞的地址193，其緊接在區(qū)段的起始地址194之前。在一些實施例中，可能需要將地址子序列或給定區(qū)段結(jié)束于除緊接在起始地址之前的地址193以外的地址?；乩@起始地址接著遞增環(huán)繞區(qū)段長度，即194+8＝202，此為初始所供應(yīng)起始地址。讀取可以此方式繼續(xù)，直至其由終止事件(例如，由于控制信號的接收)中止。環(huán)繞計數(shù)參數(shù)及環(huán)繞區(qū)段長度參數(shù)可存儲于使用非易失性緩存器或易失性緩存器實施的參數(shù)存儲器中。舉例而言，表1列出了可對應(yīng)于兩位緩存器的可能值的環(huán)繞區(qū)段長度：表1緩存器[0：1]環(huán)繞區(qū)段長度008個可尋址單元0116個可尋址單元1032個可尋址單元1164個可尋址單元表2列出了可對應(yīng)于兩位緩存器的可能值的環(huán)繞計數(shù)：表2緩存器[0：1]環(huán)繞計數(shù)00101210411不受限制在其他實施例中，可以用較多位或較少位表示環(huán)繞計數(shù)及環(huán)繞區(qū)段長度，且環(huán)繞計數(shù)的值及環(huán)繞區(qū)段長度的值可以用不同方式解釋；環(huán)繞計數(shù)的四個值可解釋為2、4、8以及16。舉例而言，若提供三位給環(huán)繞區(qū)段長度，則將存在八個可能值，其例如是自4至512的二的冪次方，或是其他可預(yù)見的可能性。環(huán)繞發(fā)生在環(huán)繞區(qū)塊內(nèi)，環(huán)繞區(qū)塊可具有以可尋址單元(諸如，字節(jié)、字組等)計的大小，此大小等于環(huán)繞區(qū)段長度與環(huán)繞計數(shù)的乘積。在圖2a的實例中，環(huán)繞區(qū)段長度為8字節(jié)且環(huán)繞計數(shù)為2，而產(chǎn)生8字節(jié)×2＝16字節(jié)、自地址240至地址255的環(huán)繞區(qū)塊。在圖2b的實例中，環(huán)繞區(qū)段長度為8字節(jié)且環(huán)繞計數(shù)為4，而產(chǎn)生8字節(jié)×4＝32字節(jié)、自地址192至地址223的環(huán)繞區(qū)塊。環(huán)繞區(qū)塊的長度可與環(huán)繞區(qū)段長度及環(huán)繞計數(shù)的乘積成比例或相等。在此實例中，環(huán)繞區(qū)塊是由一個數(shù)目的連續(xù)環(huán)繞區(qū)段構(gòu)成，此數(shù)目為環(huán)繞計數(shù)。在一些實施例中，環(huán)繞計數(shù)不受限制，且環(huán)繞區(qū)塊的長度為存儲器的整個可尋址空間。轉(zhuǎn)向圖2c，在此實例中，環(huán)繞區(qū)段長度為16，起始地址為193，且環(huán)繞計數(shù)不受限制。讀取是以環(huán)繞方式自起始地址193開始。在回繞之后，當(dāng)?shù)刂窞?92(緊接在回繞起始地址之前)時，回繞起始地址將遞增環(huán)繞區(qū)段長度，且環(huán)繞讀取開始于地址209處。下一跳轉(zhuǎn)為至225，接著為241等，跳轉(zhuǎn)環(huán)繞區(qū)段長度直至地址空間的終點。在地址空間中的最終環(huán)繞讀取之后，起始地址會被設(shè)定為環(huán)繞區(qū)塊的下邊界(其為地址空間的起點)加上所供應(yīng)起始地址自其環(huán)繞區(qū)塊下邊界的偏移。對于圖2c的實例，所供應(yīng)起始地址為193，且其環(huán)繞區(qū)塊下邊界為192，偏移為1。因此，在自地址空間的終點跳轉(zhuǎn)之后，環(huán)繞區(qū)塊下邊界為0，且起始地址被設(shè)定為1。更一般而言，于此描述的技術(shù)的實施例中，會供應(yīng)起始地址、環(huán)繞區(qū)段長度以及環(huán)繞計數(shù)。環(huán)繞區(qū)段長度及環(huán)繞計數(shù)則會定義環(huán)繞區(qū)塊大小。(或，當(dāng)環(huán)繞計數(shù)不受限制時，環(huán)繞區(qū)塊為整個地址空間。)從圖2a、圖2b以及圖2c可以看出，在環(huán)繞區(qū)塊的對應(yīng)區(qū)段內(nèi)存在多個回繞起始地址，其由環(huán)繞區(qū)段長度隔開(圖2a中的243及251；圖2b中的194、202、210以及218；以及圖2c中的1、9、17...193、201等)。這些回繞起始地址中的一個與所供應(yīng)起始地址重疊。響應(yīng)于單環(huán)繞讀取指令，讀取將自所供應(yīng)起始地址以環(huán)繞方式開始，歷經(jīng)由環(huán)繞區(qū)段長度定義的多個讀取單元(例如，字節(jié))，接著跳轉(zhuǎn)至下一較高回繞起始地址，除非當(dāng)前回繞起始地址為環(huán)繞區(qū)塊中的最高回繞起始地址。在此狀況下，讀取將跳轉(zhuǎn)至環(huán)繞區(qū)塊中的最低回繞起始地址。環(huán)繞讀取將依次繼續(xù)至環(huán)繞區(qū)塊中的每一回繞起始地址。實施的實施例圖3繪示集成電路300(例如，spinor閃存裝置)的簡化方塊圖，其能夠通過環(huán)繞區(qū)段長度及環(huán)繞計數(shù)執(zhí)行環(huán)繞讀取或?qū)懭搿/o區(qū)塊302繪示符合串行外設(shè)接口(spi)標(biāo)準(zhǔn)且具有標(biāo)準(zhǔn)接腳的同步串行接口。cs#為芯片選擇。當(dāng)使cs#拉低時，則選擇裝置。hold#信號變低則會停止與所述裝置的串行通信，但不會停止寫入狀態(tài)緩存器的操作、在進行中的編程或抹除。reset#信號允許裝置重設(shè)，從而終止當(dāng)前執(zhí)行的程序且重置狀態(tài)機。wp#信號提供寫入保護。gnd及vdd分別為接地及電源。在spi標(biāo)準(zhǔn)中，si及so分別為串行數(shù)據(jù)輸入及串行數(shù)據(jù)輸出。在雙重spi操作中，si及so變?yōu)殡p向i/o接腳：sio0及sio1。在四重spi操作中，sio2及sio3可供用于較高速傳送。此僅為實例，可能有多種接腳配置。亦提供串行頻率slck304。集成電路上的頻率產(chǎn)生器305會產(chǎn)生用于模式邏輯320及集成電路的其他元件的頻率信號。在此實施例中，頻率產(chǎn)生器305自slck接腳304接收sclk。在不同實施例中，可使用其他類型的串行接口及并行接口，并可使用除nor閃存以外的存儲器技術(shù)。于此所述用以結(jié)束巢狀環(huán)繞存取操作的終止事件可為控制信號的接收。舉例而言，在一些實施例中，cs#或reset#可被觸發(fā)，諸如將所述信號自低電平拉至高電平以結(jié)束巢狀環(huán)繞存取操作。替代地或額外地，終止事件可以是由芯片控制邏輯在內(nèi)部產(chǎn)生。舉例而言，終止事件可以是在環(huán)繞操作已對環(huán)繞區(qū)塊完成指定數(shù)目的環(huán)繞時，由計數(shù)器及比較器產(chǎn)生的控制信號。地址產(chǎn)生器306包含地址計數(shù)器308、起始地址緩存器350、匹配控制區(qū)塊310以及進位傳播區(qū)塊312。數(shù)據(jù)緩存器314包含參數(shù)存儲器，參數(shù)存儲器包含緩存器316及緩存器318。裝置300亦包含：模式邏輯320，其可產(chǎn)生內(nèi)部控制信號；以及狀態(tài)機322。數(shù)據(jù)及參數(shù)可存儲于sram緩沖器324中。高電壓產(chǎn)生器326產(chǎn)生用于如讀取操作、編程操作以及抹除操作所需的任何較高電壓。存儲器陣列328包含x-譯碼器330及y-譯碼器332，且數(shù)據(jù)信號將輸出至感測放大器334。輸出緩沖器336可存儲自裝置輸出的輸出數(shù)據(jù)。本領(lǐng)域技術(shù)人員將了解，供此圖僅供參考，于此描述的執(zhí)行巢狀環(huán)繞存取操作的裝置可能與此圖相差甚遠(yuǎn)，包括不同元件，并以不同方式連接。綜上，圖3的裝置可用以執(zhí)行巢狀環(huán)繞存取操作。此裝置包括存儲器328以及包含緩存器316與緩存器318的參數(shù)存儲器，參數(shù)存儲器可分別存儲環(huán)繞區(qū)段長度及環(huán)繞計數(shù)。指令指定所供應(yīng)起始地址，其可存儲于起始地址緩存器350中。所供應(yīng)起始地址具有自環(huán)繞地址區(qū)段的下邊界的偏移。邏輯會響應(yīng)巢狀環(huán)繞存取操作的指令，以產(chǎn)生存取操作的地址序列，直至終止事件，終止事件可為借助于i/o區(qū)塊302所接收到的控制信號。舉例而言，此邏輯可駐留于模式邏輯320、狀態(tài)機322以及/或地址產(chǎn)生器306中。巢狀環(huán)繞操作包括：接收指定所供應(yīng)起始地址的指令，其中所供應(yīng)起始地址具有自環(huán)繞地址區(qū)段的下邊界的偏移；以及產(chǎn)生地址序列直至終止事件。在一個實例中，所述指令可包括在i/o區(qū)塊中的sio接腳上接收到的字節(jié)序列。此字節(jié)序列可包含充當(dāng)指定環(huán)繞讀取的操作碼的第一字節(jié)。在第一字節(jié)之后的第二字節(jié)或一組字節(jié)可由環(huán)繞讀取的起始地址構(gòu)成。在指令序列之后，環(huán)繞讀取的輸出數(shù)據(jù)可提供于相同的sio接腳上。模式邏輯320可包含用于譯碼操作碼，將起始地址路由至地址計數(shù)器，以及提供控制信號以在狀態(tài)機322中建立及起始讀取程序的邏輯。環(huán)繞寫入指令可具有類似結(jié)構(gòu)，其中寫入數(shù)據(jù)是在指令序列的起始地址字節(jié)之后提供。在并行端口裝置中，可并行使用分離的地址總線線及數(shù)據(jù)總線線，以提供指令序列。指令序列亦可由芯片上邏輯(諸如，在系統(tǒng)單芯片裝置中)產(chǎn)生，且使用芯片上的通信資源提供至存儲器。如前述，地址序列包含a)區(qū)段環(huán)繞部分，其起始于回繞起始地址，按可尋址單元遞增直至環(huán)繞地址區(qū)段的上邊界，并環(huán)繞至環(huán)繞地址區(qū)段的下邊界，且遞增直至緊接在回繞起始地址之前的可尋址單元的地址；b)若環(huán)繞計數(shù)大于一，且回繞起始地址加上環(huán)繞區(qū)段長度小于環(huán)繞區(qū)塊的上邊界，則將回繞起始地址遞增環(huán)繞區(qū)段長度，否則將回繞起始地址設(shè)定為環(huán)繞區(qū)塊的下邊界加上偏移；以及c)重復(fù)步驟a)及步驟b)。為簡單起見，在數(shù)據(jù)緩存器314中繪示了包含緩存器316及緩存器318的參數(shù)存儲器。緩存器316及緩存器318將分別存儲環(huán)繞區(qū)段長度及環(huán)繞計數(shù)。緩存器316及緩存器318駐留在數(shù)據(jù)緩存器314中的配置僅為一個實施例，這些緩存器可存在于其他處。如上所提及，這些參數(shù)可存儲于易失性存儲器或非易失性存儲器中，且可以多種方式提供用于巢狀環(huán)繞存取操作。這些數(shù)值中的任一個或兩個可為出廠設(shè)定，一個實例則可為一次寫入存儲器，諸如在裝置被運送之前即設(shè)定的熔絲存儲器。這些數(shù)值中的任一個或兩個可為現(xiàn)場可設(shè)定的。這些數(shù)值中的任一個或兩個可存儲于一次寫入存儲器(諸如，熔絲存儲器)中或可存儲于讀取/寫入存儲器(諸如，sram、閃存或任何其他類型的存儲器)中。這些數(shù)值中的任一個或兩個可為可配置的，例如通過某種初始化程序，諸如系統(tǒng)bios。這些數(shù)值中的任一個或兩個可作為環(huán)繞讀取操作的參數(shù)，如巢狀環(huán)繞存取操作之前的環(huán)繞讀取指令或單獨設(shè)定指令(諸如針對參數(shù)存儲器的緩存器寫入指令)中的直接數(shù)據(jù)(例如，在指令序列的地址字節(jié)之前的額外字節(jié)中)。以下將提供更詳細(xì)的實例說明此處所述技術(shù)的巢狀環(huán)繞存取操作如何實施。應(yīng)理解，其他實施方案也是可行的。如圖3所示的地址產(chǎn)生器306包含地址計數(shù)器308、起始地址緩存器350、匹配控制區(qū)塊310以及進位傳播區(qū)塊312。圖4及圖5更詳細(xì)地繪示這些元件。地址計數(shù)器308產(chǎn)生地址位a[0：n]。在圖4中，為簡單起見，n＝7，但當(dāng)然n可大于7。地址位a0為地址的最低有效位。cx′及cx分別為來自較低有效位的進位輸出及進位輸入，也就是c3′為來自a3的進位輸出，而c3為至a4的進位輸入。進位輸出位cx′將被供應(yīng)至圖5所繪示的進位傳播區(qū)塊312中的多任務(wù)器，其輸出則連接至對應(yīng)的進位輸入cx。輸出a0至輸出a7可在頻率轉(zhuǎn)變時供應(yīng)至地址緩沖器，或供應(yīng)至譯碼器電路。圖4為包含一連串計數(shù)器級308-0至308-7的地址計數(shù)器308的圖。每一級具有接收地址位ainx、load信號、頻率ck以及進位輸入信號c(x-1)的輸入端(第一級可不具有進位輸入信號輸入端)。每一級具有可經(jīng)由前述的部分或所有級中的開關(guān)，將進位輸出信號cx提供至下一級的輸出端。每一級具有可在頻率的每一循環(huán)中提供輸出地址ax，以產(chǎn)生地址序列的輸出端。為了支持環(huán)繞操作，進位輸出信號至對應(yīng)進位輸入的輸入端的連接是由如圖5所示的邏輯來管理。通過控制進位輸出信號至對應(yīng)進位輸入的輸入端的連接，可產(chǎn)生用于巢狀環(huán)繞操作的地址序列。圖5繪示用于管理進位輸出信號至對應(yīng)進位輸入的輸入端的連接的邏輯。圖5的電路包含緩存器350，其可存儲環(huán)繞存取的起始地址。圖5的電路包含匹配控制邏輯310，其用于判定由地址計數(shù)器308輸出的地址何時會與參數(shù)存儲器中的環(huán)繞區(qū)段長度參數(shù)所指定的環(huán)繞區(qū)段起始地址相匹配，并用于產(chǎn)生match信號。輸入a[0：m]為來自圖4的地址計數(shù)器308的地址輸出位。指數(shù)「m」可使用環(huán)繞區(qū)段大小參數(shù)來設(shè)定或依預(yù)設(shè)設(shè)定得足夠大以適應(yīng)裝置所允許的最大環(huán)繞區(qū)段大小。圖5的電路包含進位傳播邏輯312，其響應(yīng)于match信號及參數(shù)存儲器中的環(huán)繞計數(shù)參數(shù)，而選擇性地將進位輸出信號(在此實例中以c′[2：n-1]表示)連接至對應(yīng)進位輸入的輸入端(在此實例中以c[2：n-1]表示)。對于環(huán)繞讀取操作，借助于輸入線ain[0：7]，所供應(yīng)起始地址將被加載地址計數(shù)器308，且在圖5中被加載起始地址緩存器350。起始地址緩存器350至少存儲定義起始地址自環(huán)繞區(qū)段下邊界的偏移的位。內(nèi)部控制信號(諸如，load及ck)可由模式邏輯320或狀態(tài)機322產(chǎn)生，且可控制地址計數(shù)器308的加載。在本實例中(如同先前圖2b的實例)，起始地址為202，環(huán)繞區(qū)段長度＝8且環(huán)繞計數(shù)＝4，環(huán)繞區(qū)塊的長度就為8×4＝32字節(jié)。環(huán)繞區(qū)段長度定義了用于環(huán)繞的地址位。在此實例中，環(huán)繞區(qū)段長度為8。要表達(dá)八個狀態(tài)需要三個位，因此環(huán)繞區(qū)段內(nèi)的回繞發(fā)生在三個最低有效位，即a[0：2]內(nèi)。地址計數(shù)器308協(xié)同圖5的進位傳播邏輯312是用于產(chǎn)生地址序列，以存取陣列328，在此實例中，地址序列的每一循環(huán)產(chǎn)生一個地址。在每一地址循環(huán)中，地址計數(shù)器308將遞增1，而由匹配控制區(qū)塊310判定的進位輸入的輸入端(在此實例中為進位輸入c2)則保持為0。將進位輸入c2保持為0可確保地址不會前移超出8字節(jié)環(huán)繞區(qū)段的上邊界。舉例而言，對于起始地址202(如在圖2b中)，將進位輸入c2保持為0，可確保地址不會前移超出207(二進制11001111)，而是從上邊界207回繞至下邊界200(二進制11001000)。參見圖4及圖5，緩存器316存儲環(huán)繞區(qū)段長度，而緩存器318存儲環(huán)繞計數(shù)。每次地址計數(shù)器308遞增時，本實例中的位a[0：2]都將與起始地址緩存器350中的起始地址的三個最低有效位進行比較。緩存器316包含環(huán)繞區(qū)段長度，且定義用于比較的位計數(shù)，因此緩存器316將被輸入至進行所述比較的匹配控制區(qū)塊310。基于所述比較，設(shè)定match的值(即匹配控制區(qū)塊310的輸出)。只要a[0：2]與起始地址緩存器350的三個最低有效位不同，match＝0。在產(chǎn)生八個地址(在此實例中為202、203、204、205、206、207、200以及201)之后，地址計數(shù)器308中的地址照常遞增一。當(dāng)匹配控制區(qū)塊310將遞增地址的三個最低有效位a[0：2]與起始地址緩存器350的三個最低有效位進行比較時，將發(fā)現(xiàn)它們相匹配，且match＝1。若match＝1，則基于環(huán)繞計數(shù)及環(huán)繞區(qū)段長度，選擇進位輸入的輸入端。在環(huán)繞計數(shù)為4且環(huán)繞區(qū)段長度為8字節(jié)的情況下，進位輸入c2設(shè)定為1，進位輸入c3設(shè)定為進位輸出c3′，且進位輸入c4設(shè)定為0。通過迫使進位輸入c2為1，而迫使a3遞增。允許a4正常遞增，且不允許a5遞增。這種進位輸入位的配置被選擇用來提供4的環(huán)繞計數(shù)。此環(huán)繞計數(shù)存儲在緩存器318中，因此緩存器318將被輸入至進位傳播區(qū)塊312。環(huán)繞計數(shù)參數(shù)及環(huán)繞區(qū)段長度參數(shù)是用于判定開關(guān)的狀態(tài)，所述開關(guān)是用于將進位輸入信號提供至適用于裝置上可用的環(huán)繞計數(shù)選項所需的地址計數(shù)器級。所述開關(guān)可經(jīng)配置以將進位輸入的輸入端設(shè)定為所選擇的前一級的進位輸出、邏輯0以及邏輯1其中之一。參見圖2b，通過迫使a3遞增以將8加至地址，將導(dǎo)致地址201跳轉(zhuǎn)至地址210(自二進制11001001至二進制11010010)。參見圖2b、圖4以及圖5，如前所述以環(huán)繞方式產(chǎn)生自210至215，再至208及209的八個地址，再次保持進位輸入c2＝0。當(dāng)達(dá)到回繞起始地址偏移時，接著再次match＝1。如前所述，進位輸入c2＝1，進位輸入c3＝進位輸出c3′，且進位輸入c4＝0，這一次將導(dǎo)致自209跳轉(zhuǎn)至218(自二進制11010001至二進制11011010)。在進位輸入c2＝0的情況下讀取八個地址并遞增地址計數(shù)器308之后，下一地址為回繞起始地址218，且match＝1。再次，c2＝1，c3＝c3′，且c4＝0。由于c4保持為0，a5將不會遞增，而將導(dǎo)致自217跳轉(zhuǎn)至194(自二進制11011001至二進制11000010)。在進位輸入c2保持0的情況下讀取八個地址并遞增地址計數(shù)器308之后，下一地址為回繞起始地址194，且match＝1。在進位輸入c2＝1，c3＝c3′，且c4＝0的情況下，回繞起始地址將自193跳轉(zhuǎn)至202(二進制11000001至11001010)，此202為所供應(yīng)起始地址。此將完成通過環(huán)繞區(qū)塊中所有環(huán)繞區(qū)段的一個回繞。存取操作將繼續(xù)直至終止事件。此終止事件(如芯片啟用控制信號的觸發(fā))例如可使頻率信號ck被關(guān)閉。在圖4中所繪示的實施例中，所允許的最小環(huán)繞區(qū)段長度為8，因此不需要控制進位位c0及進位位c1，也就是進位輸出總是與進位輸入相同。在不同的實施例中，舉例而言，若準(zhǔn)許為4個可尋址單元的環(huán)繞區(qū)段長度，則必須可能使c1不同于c1′?；蛘撸羲试S的最小環(huán)繞區(qū)段長度為16，則不需要控制進位輸入c2。應(yīng)注意，為方便起見，圖5中繪示了存儲環(huán)繞區(qū)段長度的值及回繞計數(shù)的值的緩存器316及緩存器318。如圖3中所繪示及前述，這些參數(shù)可不存儲于地址產(chǎn)生器306中，其可存儲于數(shù)據(jù)緩存器314中或存儲于其他處。這些參數(shù)可存儲在任何易失性存儲器或非易失性存儲器中。當(dāng)要執(zhí)行巢狀環(huán)繞讀取操作時，這些參數(shù)中的任一個或兩個可自一個位置復(fù)制至另一位置。綜上，先讀取地址的內(nèi)容，再遞增地址。當(dāng)下一地址與起始地址不匹配時，進位輸入c2＝0。當(dāng)下一地址與起始地址匹配時(當(dāng)環(huán)繞區(qū)段長度的回繞結(jié)束時)，進位輸入c2＝1，遞增a3且迫使環(huán)繞區(qū)段長度的跳轉(zhuǎn)。c3不被控制，因此a4正常遞增。通過將進位輸入c4保持為0，a5將不遞增，因此讀取無法前移超出環(huán)繞區(qū)塊的終點?；叵肭笆霏h(huán)繞區(qū)塊開始于等于或小于起始地址的地址處(其可被環(huán)繞區(qū)塊整除的)。在剛給定的實例中，環(huán)繞區(qū)塊為32且起始地址為194，因此環(huán)繞區(qū)塊將自環(huán)繞下邊界192延伸至環(huán)繞上邊界233。對于192與233之間的任何起始值，環(huán)繞下邊界及環(huán)繞上邊界均為相同。在一個實施例中，環(huán)繞區(qū)段長度可為8、16、32或64。在剛提供的實例中，環(huán)繞區(qū)段長度為8，且匹配控制區(qū)塊310將地址位a[0：2]與起始地址緩存器350的三個最低有效位進行比較。若環(huán)繞區(qū)段長度為16，則匹配控制區(qū)塊孔0會將地址位a[0：3]與起始地址緩存器350的四個最低有效位進行比較；若環(huán)繞區(qū)段長度為32，則匹配控制區(qū)塊310會將地址位a[0：4]與起始地址緩存器350的五個最低有效位進行比較；以此類推。如圖5所示，進位傳播區(qū)塊312是基于環(huán)繞區(qū)段長度(存儲于緩存器316中)、環(huán)繞計數(shù)(存儲于緩存器318中)、進位輸出位c[2：n-1]的值以及match的值，來設(shè)定進位輸入位c[2：n-1]。若環(huán)繞計數(shù)為1，則僅控制一個進位輸入位。在match＝0時，將來自對應(yīng)于環(huán)繞區(qū)段長度的最高有效位的進位輸入保持為0。當(dāng)match＝1時，將迫使來自對應(yīng)于環(huán)繞區(qū)段長度的最高有效位的進位輸入改變?yōu)?。因此，當(dāng)環(huán)繞區(qū)段長度＝8時，受控的進位輸入位為c2；當(dāng)環(huán)繞區(qū)段長度＝16時，受控的進位輸入位為c3；當(dāng)環(huán)繞區(qū)段長度＝32時，受控的進位輸入位為c4；當(dāng)環(huán)繞區(qū)段長度＝64時，受控的進位輸入位為c5；以此類推。若環(huán)繞計數(shù)為2(如圖2a)，則控制兩個連續(xù)的進位輸入位。將來自對應(yīng)于環(huán)繞區(qū)段長度的最高有效位的進位輸入保持為0，直至match＝1，然后強制改變進位輸入為1。將次高的進位輸入位保持為0。當(dāng)環(huán)繞區(qū)段長度＝8時，受控的進位輸入位為c2及c3；當(dāng)環(huán)繞區(qū)段長度＝16時，受控的進位輸入位為c3及c4；當(dāng)環(huán)繞區(qū)段長度＝32時，受控的進位輸入位為c4及c5；以及當(dāng)環(huán)繞區(qū)段長度＝64時，受控的進位輸入位為c5及c6。若環(huán)繞計數(shù)為4，則控制兩個非連續(xù)的進位輸入位，同時允許所述兩個非連續(xù)的進位輸入位之間的進位輸入位正常前移。當(dāng)match＝0時，將來自對應(yīng)于環(huán)繞區(qū)段長度的最高有效位的進位輸入保持為0；接著當(dāng)match＝1時，則強制改變進位輸入為1。允許次高的進位輸入位正常前移。將次高的進位輸入位保持為0。當(dāng)環(huán)繞區(qū)段長度＝8時，則受控的進位輸入位為c2及c4，且c3＝c3′。當(dāng)環(huán)繞區(qū)段長度＝16時，受控的進位輸入位為c3及c5，且c4＝c4′。當(dāng)環(huán)繞區(qū)段長度＝32時，受控的進位輸入位為c4及c6，且c5＝c5′。當(dāng)環(huán)繞區(qū)段長度＝64時，受控的進位輸入位為c5及c7，且c6＝c6′。對于二的較高冪次方的環(huán)繞計數(shù)(諸如，8、16、32等)，將控制兩個非連續(xù)的進位輸入位，同時允許在所述兩個非連續(xù)的進位輸入位之間的進位輸入位正常前移。舉例而言，對于環(huán)繞區(qū)段長度為8及環(huán)繞計數(shù)為16的情況，受控的進位輸入位為c2及c5，同時c3＝c3′且c4＝c4′。更一般而言，當(dāng)環(huán)繞區(qū)段長度l為二的冪次方，且用來表達(dá)l個狀態(tài)所需的位計數(shù)為b(對于l＝8，b＝3；對于l＝16，b＝4；對于l＝32，b＝5；等)時，則所要控制的較低進位輸入位為b-1(對于l＝8，c2；對于l＝16，c3；對于l＝32，c4；等)。當(dāng)環(huán)繞計數(shù)為有限數(shù)目且環(huán)繞區(qū)塊長度wl為二的冪次方，且用來表達(dá)wl個狀態(tài)所需的位的數(shù)目為b時，所要控制的較高進位輸入位為b-1(對于wl＝16，c3；對于wl＝32，c4；對于wl＝64，c5；等)。在受控的較低進位輸入位與受控的較高進位輸入位之間的任何位將被允許正常前移。若環(huán)繞計數(shù)不受限制，則將來自對應(yīng)于環(huán)繞區(qū)段長度的最高有效位的進位輸入位(若環(huán)繞區(qū)段長度＝8，則進位輸入位為c2；若環(huán)繞區(qū)段長度＝16，則進位輸入位為c3；若環(huán)繞區(qū)段長度＝32，則進位輸入位為c4；若環(huán)繞區(qū)段長度＝64，則進位輸入位為c5)保持為0，直至match＝1，接著強制改變進位輸入位為1。所有較高階的進位位將不被控制，且地址將正常前移至地址空間的終點。在地址空間的終點處，當(dāng)match＝1時，用以定義環(huán)繞區(qū)段長度的位a[0：m](對于環(huán)繞區(qū)段長度8、16、32或64，m＝2、3、4或5)將保持在起始地址處，而所有較高位a[m+1：n]將設(shè)為零，從而再次開始。圖6繪示匹配邏輯的可能實施方式，其對應(yīng)于圖3及圖5的匹配控制區(qū)塊310。一組平行xor閘610中的每一個會將取a[0：m]中的一個位以及ain[0：m]中的對應(yīng)位作為輸入。待比較的地址位的數(shù)目(所使用的xor閘的數(shù)目)是用來表達(dá)環(huán)繞區(qū)段長度狀態(tài)所必要的位計數(shù)。舉例而言，當(dāng)環(huán)繞區(qū)段長度為8時，起始地址偏移包含三個位，而會比較三個位(位a[0：2]會與位ain[0：2]進行比較)，且會使用三個平行xor閘。當(dāng)環(huán)繞區(qū)段長度為16時，起始地址偏移包含四個位，而比較四個位(位a[0：3]會與位ain[0：3]進行比較)，且會使用四個平行xor閘，以此類推。選擇xor閘數(shù)目的邏輯可包含可響應(yīng)環(huán)繞區(qū)段長度參數(shù)而被控制的開關(guān)，借此將xor閘的輸出提供至nor閘或不提供至nor閘，或可使用本領(lǐng)域技術(shù)人員熟知的其他邏輯電路。若a位與ain位相同，則每一xor函數(shù)的輸出為0。xor閘的輸出將全部饋入nor閘，僅當(dāng)所有輸入均為零時nor閘才為1。因此，僅當(dāng)ain[0：m](起始地址)及a[0：m](待存取的下一地址)的所有m+1個位均相同時，match＝1。圖7繪示用于一個地址級的進位傳播邏輯的可能實施方式，其對應(yīng)于圖3及圖5的進位傳播區(qū)塊312?；叵肭笆鰧τ诳杀豢刂频拿恳粚M位輸出/進位輸入，將進位輸入cx強制為0，強制為1，或?qū)⑵湓O(shè)定為進位輸出cx′。多任務(wù)器714(或開關(guān))會在gnd(值為0)、vdd(值為1)或進位輸出位cx′的值之間選擇。將進位輸入位cx設(shè)定為所得結(jié)果。因此，舉例而言，若環(huán)繞區(qū)段長度＝8且環(huán)繞計數(shù)＝4，則針對c2，進位傳播多任務(wù)器714將在match＝0的情況下選擇gnd；且在match＝1的情況下選擇vdd。下一進位位c3將被允許正常前移，因此對于c3，多任務(wù)器將選擇c3′。下一進位位c4將被強制為零，因此對于c4，多任務(wù)器將選擇gnd。對于c5至cn，多任務(wù)器將選擇c5′至cn′。對于需要被控制的每一個進位輸入位，均將存在多任務(wù)器714。如前述，環(huán)繞區(qū)段長度及環(huán)繞計數(shù)可共同判定是否控制一或兩個進位輸入位，并判定哪些位以及受控的進位輸入位是否為連續(xù)的。組合邏輯會如前述將環(huán)繞區(qū)段長度參數(shù)及環(huán)繞計數(shù)參數(shù)譯碼，以在每一地址計數(shù)器級中控制多任務(wù)器714。雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬
技術(shù)領(lǐng)域：
中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作部分的更改與修飾，故本發(fā)明的保護范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。當(dāng)前第1頁12