本發(fā)明涉及芯片加密技術(shù)領(lǐng)域，尤其涉及一種物理芯片指紋生成方法及系統(tǒng)。

背景技術(shù)：

隨著信息化產(chǎn)業(yè)的發(fā)展，越來越多的電子產(chǎn)品進(jìn)入到大眾視野并成為生活必須品。電子產(chǎn)品的信息安全已然成為目前面臨的一個重要挑戰(zhàn)。而作為電子產(chǎn)品的核心部件——集成電路芯片，成為安全防護(hù)研究的重中之重。

物理安全芯片的原理是在芯片中設(shè)置一定的防護(hù)措施，使得芯片即使被竊取，攻擊者也無法獲取其內(nèi)部含有的機(jī)密信息。常見的物理防護(hù)方法包括：在芯片中設(shè)置金屬的防護(hù)層、鈍化層采用易受強(qiáng)酸堿腐蝕的材料以及打亂芯片內(nèi)部一些電路模塊的排序等。

但是，這些物理防護(hù)方法只是在一定程度上增加了攻擊者盜取芯片數(shù)據(jù)的難度，加大了攻擊者攻擊芯片信息所付出的代價，并不能從根本上杜絕攻擊者對芯片數(shù)據(jù)的盜取。

技術(shù)實現(xiàn)要素：

本發(fā)明提供了一種物理芯片指紋生成方法，能夠提高物理芯片的可靠性。

本發(fā)明提供了一種物理芯片指紋生成方法，包括：

生成物理芯片存儲陣列的第一操作信號和地址；

依據(jù)所述第一操作信號和地址對所述存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作；

對所述存儲陣列進(jìn)行讀出操作，判斷所述存儲陣列單元的閾值分布是否滿足預(yù)設(shè)值，若是，則完成所述存儲陣列的指紋生成；若否，則：

生成所述物理芯片存儲陣列的第二操作信號；

依據(jù)所述第二操作信號和地址對所述存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作，直至對所述存儲陣列進(jìn)行讀出操作時，判斷所述存儲陣列單元的閾值分布滿足預(yù)設(shè)值。

優(yōu)選地，所述依據(jù)所述第一操作信號和地址對所述存儲陣列進(jìn)行弱編程或過編程操作包括：

生成所述物理芯片待編程的存儲陣列的單元地址、編程值和編程時長；

依據(jù)所述待編程的存儲陣列的單元地址產(chǎn)生一個編程源線電壓和一個編程字線電壓；

將所編程源線電壓和編程字線電壓加載到所述待編程的存儲陣列的源線和字線；

依據(jù)所述編程值生成編程電流；

通過所述編程電流在所述編程時長內(nèi)對所述待編程的存儲陣列進(jìn)行編程。

優(yōu)選地，所述依據(jù)所述第一操作信號和地址對所述存儲陣列進(jìn)行過擦除或弱擦除包括：

生成所述物理芯片待擦除的存儲陣列的單元地址和擦除時長；

依據(jù)所述待擦除的存儲陣列的單元地址產(chǎn)生一個擦除字線電壓；

將所述擦除字線電壓加載到所述待擦除的存儲陣列的字線；

依據(jù)所述擦除時長，在所述擦除時長內(nèi)對所述待擦除的存儲陣列進(jìn)行擦除。

優(yōu)選地，所述對所述存儲陣列進(jìn)行讀出操作包括：

生成所述物理芯片待讀取的存儲陣列的單元地址和讀操作信號；

依據(jù)所述待讀取的存儲陣列的單元地址產(chǎn)生一個讀取字線電壓；

將所述讀取字線電壓加載到所述待讀取的存儲陣列的字線；

依據(jù)所述讀操作信號檢測流過所述待讀取的存儲陣列的電流大小，并依據(jù)所述電流大小輸出讀操作結(jié)果。

一種物理芯片指紋生成系統(tǒng)，包括：

生成單元，用于生成物理芯片存儲陣列的第一操作信號和地址；

操作單元，用于依據(jù)所述第一操作信號和地址對所述存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作；

讀出操作單元，用于對所述存儲陣列進(jìn)行讀出操作，判斷所述存儲陣列單元的閾值分布是否滿足預(yù)設(shè)值，當(dāng)判斷所述存儲陣列單元的閾值分布滿足預(yù)設(shè)值時，完成所述存儲陣列的指紋生成；

當(dāng)判斷所述存儲陣列單元的閾值分布不滿足預(yù)設(shè)值時，所述生成單元還用于生成所述物理芯片存儲陣列的第二操作信號；

所述操作單元，還用于依據(jù)所述第二操作信號和地址對所述存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作，直至所述讀出操作單元對所述存儲陣列進(jìn)行讀出操作時，判斷所述存儲陣列單元的閾值分布滿足預(yù)設(shè)值。

優(yōu)選地，所述操作單元包括：

邏輯控制電路，用于生成所述物理芯片待編程的存儲陣列的單元地址、編程值和編程時長；

可調(diào)高壓電路，用于基于所述邏輯控制電路的控制，依據(jù)所述待編程的存儲陣列的單元地址產(chǎn)生一個編程源線電壓和一個編程字線電壓；

行譯碼電路，用于對所述編程源線電壓和編程字線電壓進(jìn)行選擇，將所編程源線電壓和編程字線電壓加載到所述待編程的存儲陣列的源線和字線；

編程電流產(chǎn)生電路，用于通過所述邏輯控制電路根據(jù)所述編程值的控制生成編程電流；

列譯碼電路，用于與所述編程電流產(chǎn)生電路相連；

所述邏輯控制電路，還用于通過所述編程電流在所述編程時長內(nèi)對所述待編程的存儲陣列進(jìn)行編程。

優(yōu)選地，所述操作單元包括：

所述邏輯控制電路，還用于生成所述物理芯片待擦除的存儲陣列的單元地址和擦除時長；

所述可調(diào)高壓電路，還用于基于所述邏輯控制電路的控制，依據(jù)所述待擦除的存儲陣列的單元地址產(chǎn)生一個擦除字線電壓；

所述行譯碼電路，還用于通過選擇將所述擦除字線電壓加載到所述待擦除的存儲陣列的字線；

所述邏輯控制電路，還用于依據(jù)所述擦除時長，在所述擦除時長內(nèi)對所述待擦除的存儲陣列進(jìn)行擦除。

優(yōu)選地，所述讀出操作單元包括：

所述邏輯控制電路，還用于生成所述物理芯片待讀取的存儲陣列的單元地址和讀操作信號；

所述可調(diào)高壓電路，還用于基于所述邏輯控制電路的控制，依據(jù)所述待讀取的存儲陣列的單元地址產(chǎn)生一個讀取字線電壓；

所述行譯碼電路，還用于通過選擇將所述讀取字線電壓加載到所述待讀取的存儲陣列的字線；

列譯碼電路，用于與靈敏放大器相連；

所述靈敏放大器，用于依據(jù)所述讀操作信號檢測流過所述待讀取的存儲陣列的電流大小，并依據(jù)所述電流大小輸出讀操作結(jié)果。

優(yōu)選地，所述系統(tǒng)還包括：

電壓和電流基準(zhǔn)電路，與所述可調(diào)高壓電路、靈敏放大器和編程電流產(chǎn)生電路相連，用于提供與溫度變化無關(guān)的基準(zhǔn)電壓值和電流值。

優(yōu)選地，所述可調(diào)高壓電路包括：電荷泵電路、電壓采樣電路、可調(diào)比較電壓電路、比較器、時鐘產(chǎn)生電路、計時電路和電荷泵時鐘電路；其中：

所述計時電路分別與所述邏輯控制電路和時鐘產(chǎn)生電路相連；

所述電荷泵時鐘電路分別與時鐘產(chǎn)生電路、電荷泵電路和比較器相連；

所述可調(diào)比較電壓電路分別與所述邏輯控制電路和比較器相連；

所述電壓采樣電路與所述電荷泵電路和比較器相連。

由上述方案可知，本發(fā)明提供的一種物理芯片指紋生成方法，通過生成物理芯片存儲陣列的操作信號和地址，根據(jù)操作信號和地址對存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作，直至在對存儲陣列進(jìn)行讀出操作時，存儲陣列單元的閾值分布滿足預(yù)設(shè)值，完成存儲陣列的指紋生成。通過過擦除弱編程操作或過編程弱擦除操作，能夠產(chǎn)生更為穩(wěn)定且更隨機(jī)的密鑰數(shù)據(jù)，提高了物理芯片的可靠性。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明公開的基本的閃存單元的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例公開的一種物理芯片指紋生成方法的流程圖；

圖3為本發(fā)明公開的過擦除弱編程操作后存儲陣列的閾值分布；

圖4為本發(fā)明公開的過編程弱擦除操作后存儲陣列的閾值分布；

圖5為本發(fā)明公開的對存儲陣列進(jìn)行弱編程或過編程操作的方法流程圖；

圖6為本發(fā)明公開的對存儲陣列進(jìn)行過擦除或弱擦除操作的方法流程圖；

圖7為本發(fā)明公開的對存儲陣列進(jìn)行讀出操作的方法流程圖；

圖8為本發(fā)明實施例公開的一種物理芯片指紋生成系統(tǒng)的結(jié)構(gòu)示意圖；

圖9為本發(fā)明實施例公開的另一種物理芯片指紋生成系統(tǒng)的結(jié)構(gòu)示意圖；

圖10為本發(fā)明公開的可調(diào)高壓電路的結(jié)構(gòu)示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。

如圖1所示，為本發(fā)明公開的基本的閃存單元的結(jié)構(gòu)，在對閃存單元進(jìn)行編程與擦除的機(jī)制分別是熱電子注入和F-N隧穿。通過對閃存單元不同端口字線WL、位線BL和源線SL施加特定的電壓、電流，由于上述兩種機(jī)制的作用，電子會跨過絕緣介質(zhì)層(通常為Si-SiO2)的勢壘，在存儲單元的溝道與浮柵(Floating Gate)、浮柵與控制柵(Control Gate)之間進(jìn)行流動。當(dāng)進(jìn)行編程時，電子從單元溝道進(jìn)入浮柵，提高了存儲單元的閾值電壓；當(dāng)進(jìn)行擦除時，電子從浮柵中隧穿進(jìn)入控制柵，由于浮柵上電子減少，存儲單元的閾值電壓也隨之降低。

由于制造工藝的波動，每個存儲單元的絕緣介質(zhì)層界面、源漏摻雜濃度都存在差異，因而在相同的編程與擦除條件下，不同的存儲單元其電子遷移的效率存在著差異，這導(dǎo)致編程或擦除后的存儲單元閾值電壓不是一個單一值，而是具有一定的分布。以往的編程與擦除都是對存儲單元閾值進(jìn)行調(diào)整至讀取可分辨的窗口外，即形成“強(qiáng)閃存單元”，讀取時能通過區(qū)分存儲單元的開啟電流來判別閃存存儲單元的數(shù)據(jù)。

對于同一閃存存儲單元，在施加不同編程與擦除操作條件時，閃存單元的編程和擦除速度是不同的。不同的閃存單元由于工藝的波動，即使在編程與擦除操作過程中采用相同的操作，不同閃存存儲單元的編程與擦除效率也存在明顯的差異。對于陣列而言，經(jīng)過編程/擦除操作后，單元的閾值不是一個值，而是一個分布。其中部分單元的閾值被編程得過高，或擦除得過低，稱之為過編程/過擦除，過編程/過擦除要求比普通編程/擦除更高的電壓和更長的時間。要使閃存存儲單元變?yōu)椤拔锢硇酒讣y密鑰存儲單元”，需進(jìn)行過擦除—弱編程或者過編程—弱擦除兩步操作。

如圖2所示，為本發(fā)明實施例一公開的一種物理芯片指紋生成方法，包括：

S101、生成物理芯片存儲陣列的第一操作信號和地址；

當(dāng)需要生成物理芯片的指紋時，首先生成物理芯片存儲陣列的第一操作信號和地址，所述的地址對應(yīng)待處理的存儲陣列的單元地址。

S102、依據(jù)所述第一操作信號和地址對所述存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作；

根據(jù)生成的第一操作信號和地址對存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作。以過擦除—弱編程操作為例進(jìn)行具體說明，在對閃存存儲陣列進(jìn)行過擦除操作后，可使閃存存儲陣列的閾值分布趨于統(tǒng)一，均為較低的狀態(tài)。在弱編程時，一般存儲單元的溝道中有較大的電流，電子在溝道中被加速并有部分進(jìn)入浮柵，改變了單元的閾值。在閾值被提高后，溝道中的電流變小，能夠進(jìn)入浮柵的電子也相應(yīng)變少，即編程的效率降低了，而且隨著時間的推移，越往后效率越低?？蓪⑷蹙幊痰倪^程分成幾個階段，對不同的單元分別調(diào)整字線和位線的電壓，使陣列內(nèi)所有的閃存存儲單元均進(jìn)入“物理芯片指紋密鑰存儲單元”閾值區(qū)間。圖3所示的是進(jìn)行過擦除后，存儲陣列的閾值統(tǒng)一為Vth0，再對每一個單元進(jìn)行弱編程，經(jīng)過統(tǒng)計得到整個存儲陣列的隨機(jī)閾值分布VthN。圖4所示的是過編程-弱擦除操作后存儲陣列的閾值分布。

S103、對所述存儲陣列進(jìn)行讀出操作，判斷所述存儲陣列單元的閾值分布是否滿足預(yù)設(shè)值，若是，則執(zhí)行S106，若否，則執(zhí)行S104：

在對存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作后，對存儲陣列進(jìn)行讀出操作，判斷經(jīng)過過擦除弱編程操作或過編程弱擦除操作后，存儲陣列單元的閾值分布是否滿足預(yù)設(shè)值。

S104、生成所述物理芯片存儲陣列的第二操作信號；

當(dāng)判斷存儲陣列單元的閾值分布不滿足預(yù)設(shè)值時，重新變更過擦除弱編程操作或過編程弱擦除操作條件，即生成第二操作信號。

S105、依據(jù)所述第二操作信號和地址對所述存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作，直至對所述存儲陣列進(jìn)行讀出操作時，判斷所述存儲陣列單元的閾值分布滿足預(yù)設(shè)值；

根據(jù)變更后的操作條件，即第二操作信號對存儲陣列重新進(jìn)行過擦除弱編程操作或過編程弱擦除操作，直至對所述存儲陣列進(jìn)行讀出操作時，判斷所述存儲陣列單元的閾值分布滿足預(yù)設(shè)值。

S106、完成所述存儲陣列的指紋生成。

綜上所述，通過生成物理芯片存儲陣列的操作信號和地址，根據(jù)操作信號和地址對存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作，直至在對存儲陣列進(jìn)行讀出操作時，存儲陣列單元的閾值分布滿足預(yù)設(shè)值，完成存儲陣列的指紋生成。通過過擦除弱編程操作或過編程弱擦除操作，能夠產(chǎn)生更為穩(wěn)定且更隨機(jī)的密鑰數(shù)據(jù)，提高了物理芯片的可靠性。

如圖5所示，為本發(fā)明公開的對存儲陣列進(jìn)行弱編程或過編程操作的其中一種實現(xiàn)方式，包括以下步驟：

S501、生成所述物理芯片待編程的存儲陣列的單元地址、編程值和編程時長；

存儲陣列由許多閃存單元排列組成，以扇區(qū)來組織，在編程過程中，可以對其中的某些扇區(qū)進(jìn)行編程。因此，在多存儲陣列進(jìn)行編程時，生成物理芯片待編程的存儲陣列的單元地址，同時，生成編程值(0或者1)和編程的時間長度。

S502、依據(jù)所述待編程的存儲陣列的單元地址產(chǎn)生一個編程源線電壓和一個編程字線電壓；

S503、將編程源線電壓和編程字線電壓加載到所述待編程的存儲陣列的源線和字線；

S504、依據(jù)所述編程值生成編程電流；

S505、通過所述編程電流在所述編程時長內(nèi)對所述待編程的存儲陣列進(jìn)行編程。

如圖6所示，為本發(fā)明公開的對存儲陣列進(jìn)行過擦除或弱擦除操作的其中一種實現(xiàn)方式，包括以下步驟：

S601、生成所述物理芯片待擦除的存儲陣列的單元地址和擦除時長；

S602、依據(jù)所述待擦除的存儲陣列的單元地址產(chǎn)生一個擦除字線電壓；

S603、將所述擦除字線電壓加載到所述待擦除的存儲陣列的字線；

S604、依據(jù)所述擦除時長，在所述擦除時長內(nèi)對所述待擦除的存儲陣列進(jìn)行擦除。

如圖7所示，為本發(fā)明公開的對存儲陣列進(jìn)行讀出操作的其中一種實現(xiàn)方式，包括以下步驟：

S701、生成所述物理芯片待讀取的存儲陣列的單元地址和讀操作信號；

S702、依據(jù)所述待讀取的存儲陣列的單元地址產(chǎn)生一個讀取字線電壓；

S703、將所述讀取字線電壓加載到所述待讀取的存儲陣列的字線；

S704、依據(jù)所述讀操作信號檢測流過所述待讀取的存儲陣列的電流大小，并依據(jù)所述電流大小輸出讀操作結(jié)果。

如圖8所示，為本發(fā)明實施例公開的一種物理芯片指紋生成系統(tǒng)的結(jié)構(gòu)示意圖，包括：

生成單元801，用于生成物理芯片存儲陣列的第一操作信號和地址；

當(dāng)需要生成物理芯片的指紋時，首先生成物理芯片存儲陣列的第一操作信號和地址，所述的地址對應(yīng)待處理的存儲陣列的單元地址。

操作單元802，用于依據(jù)所述第一操作信號和地址對所述存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作，完成所述存儲陣列的指紋生成；

根據(jù)生成的第一操作信號和地址對存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作。以過擦除—弱編程操作為例進(jìn)行具體說明，在對閃存存儲陣列進(jìn)行過擦除操作后，可使閃存存儲陣列的閾值分布趨于統(tǒng)一，均為較低的狀態(tài)。在弱編程時，一般存儲單元的溝道中有較大的電流，電子在溝道中被加速并有部分進(jìn)入浮柵，改變了單元的閾值。在閾值被提高后，溝道中的電流變小，能夠進(jìn)入浮柵的電子也相應(yīng)變少，即編程的效率降低了，而且隨著時間的推移，越往后效率越低。可將弱編程的過程分成幾個階段，對不同的單元分別調(diào)整字線和位線的電壓，使陣列內(nèi)所有的閃存存儲單元均進(jìn)入“物理芯片指紋密鑰存儲單元”閾值區(qū)間。圖3所示的是進(jìn)行過擦除后，存儲陣列的閾值統(tǒng)一為Vth0，再對每一個單元進(jìn)行弱編程，經(jīng)過統(tǒng)計得到整個存儲陣列的隨機(jī)閾值分布VthN。圖4所示的是過編程-弱擦除操作后存儲陣列的閾值分布。

讀出操作單元803，用于對所述存儲陣列進(jìn)行讀出操作，判斷所述存儲陣列單元的閾值分布是否滿足預(yù)設(shè)值；

在對存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作后，對存儲陣列進(jìn)行讀出操作，判斷經(jīng)過過擦除弱編程操作或過編程弱擦除操作后，存儲陣列單元的閾值分布是否滿足預(yù)設(shè)值。

生成單元801，還用于當(dāng)判斷所述存儲陣列單元的閾值分布不滿足預(yù)設(shè)值時，生成所述物理芯片存儲陣列的第二操作信號；

當(dāng)判斷存儲陣列單元的閾值分布不滿足預(yù)設(shè)值時，重新變更過擦除弱編程操作或過編程弱擦除操作條件，即生成第二操作信號。

所述操作單元802，還用于依據(jù)所述第二操作信號和地址對所述存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作，直至對所述存儲陣列進(jìn)行讀出操作時，判斷所述存儲陣列單元的閾值分布滿足預(yù)設(shè)值；

根據(jù)變更后的操作條件，即第二操作信號對存儲陣列重新進(jìn)行過擦除弱編程操作或過編程弱擦除操作，直至對所述存儲陣列進(jìn)行讀出操作時，判斷所述存儲陣列單元的閾值分布滿足預(yù)設(shè)值，完成存儲陣列的指紋生成。

綜上所述，通過生成物理芯片存儲陣列的操作信號和地址，根據(jù)操作信號和地址對存儲陣列進(jìn)行過擦除弱編程操作或過編程弱擦除操作，直至在對存儲陣列進(jìn)行讀出操作時，存儲陣列單元的閾值分布滿足預(yù)設(shè)值，完成存儲陣列的指紋生成。通過過擦除弱編程操作或過編程弱擦除操作，能夠產(chǎn)生更為穩(wěn)定且更隨機(jī)的密鑰數(shù)據(jù)，提高了物理芯片的可靠性。

如圖9所示，為本發(fā)明公開的一種物理芯片指紋生成系統(tǒng)的結(jié)構(gòu)示意圖，包括：

邏輯控制電路901，用于生成所述物理芯片待編程的存儲陣列的單元地址、編程值和編程時長；

可調(diào)高壓電路902，用于基于所述邏輯控制電路的控制，依據(jù)所述待編程的存儲陣列的單元地址產(chǎn)生一個編程源線電壓和一個編程字線電壓；

行譯碼電路903，用于對所述編程源線電壓和編程字線電壓進(jìn)行選擇，將所編程源線電壓和編程字線電壓加載到所述待編程的存儲陣列的源線和字線；

編程電流產(chǎn)生電路904，用于通過所述邏輯控制電路根據(jù)所述編程值的控制生成編程電流；

列譯碼電路905，用于與所述編程電流產(chǎn)生電路相連；

邏輯控制電路901，還用于通過所述編程電流在所述編程時長內(nèi)對所述待編程的存儲陣列進(jìn)行編程；

邏輯控制電路901，還用于生成所述物理芯片待擦除的存儲陣列的單元地址和擦除時長；

可調(diào)高壓電路902，還用于基于所述邏輯控制電路的控制，依據(jù)所述待擦除的存儲陣列的單元地址產(chǎn)生一個擦除字線電壓；

行譯碼電路903，還用于通過選擇將所述擦除字線電壓加載到所述待擦除的存儲陣列的字線；

邏輯控制電路901，還用于依據(jù)所述擦除時長，在所述擦除時長內(nèi)對所述待擦除的存儲陣列進(jìn)行擦除；

邏輯控制電路901，還用于生成所述物理芯片待讀取的存儲陣列的單元地址和讀操作信號；

可調(diào)高壓電路902，還用于基于所述邏輯控制電路的控制，依據(jù)所述待讀取的存儲陣列的單元地址產(chǎn)生一個讀取字線電壓；

行譯碼電路903，還用于通過選擇將所述讀取字線電壓加載到所述待讀取的存儲陣列的字線；

列譯碼電路905，用于與靈敏放大器906相連；

靈敏放大器906，用于依據(jù)所述讀操作信號檢測流過所述待讀取的存儲陣列的電流大小，并依據(jù)所述電流大小輸出讀操作結(jié)果；

電壓和電流基準(zhǔn)電路907，與所述可調(diào)高壓電路、靈敏放大器和編程電流產(chǎn)生電路相連，用于提供與溫度變化無關(guān)的基準(zhǔn)電壓值和電流值。

上述實施例的工作原理為：電壓和電流基準(zhǔn)電路可以給其他電路提供與溫度變化無關(guān)的準(zhǔn)確的電壓和電流值，其他電路則通過對基準(zhǔn)電壓和電流進(jìn)行復(fù)制或者調(diào)整，來完成精確的電壓或者電流控制。

存儲陣列由許多閃存單元排列組成，以扇區(qū)來組織。在擦除過程中，可以擦除某幾個扇區(qū)，也可以同時擦除所有扇區(qū)?？刂七壿嬰娐钒巡僮鞯刂份敵鲂辛凶g碼電路，存儲陣列與行列譯碼電路相連，被選中的單元或者扇區(qū)會被執(zhí)行相應(yīng)的讀寫擦操作。

一般的閃存單元寫入電壓高于5V，擦除需要負(fù)壓。電路外部供電電壓往往不滿足高壓的要求并且經(jīng)常僅為單電源供電。由于“物理芯片指紋密鑰存儲單元”需要過擦除-弱編程或者過編程-弱擦除的需要，因此整個電路中包含了可調(diào)電壓電路，來完成不同操作模式下的升壓與負(fù)壓操作，并且操作時間也可以由該電路調(diào)整。

具體的，如圖10所示，可調(diào)高壓電路由電荷泵電路1001，電壓采樣電路1002，可調(diào)比較電壓電路1003，比較器1004，時鐘產(chǎn)生電路1005，計時電路1006和電荷泵時鐘電路1007組成，其由邏輯控制電路控制。當(dāng)要進(jìn)行擦除或者編程操作時，邏輯控制電路發(fā)送控制信號，通知計時電路可以開始工作；計時電路發(fā)送總時鐘電路開關(guān)信號使時鐘產(chǎn)生電路產(chǎn)生時鐘，這個時鐘不僅反饋給計時電路進(jìn)行計時，還輸入到電荷泵時鐘電路中，產(chǎn)生電荷泵電路需要的時鐘；電荷泵電路可把電源電壓VDD轉(zhuǎn)換為高壓，但其工作需要提供電荷泵時鐘；電壓采樣電路對電荷泵電路的輸出高壓進(jìn)行采樣，通常采樣電壓與輸出高壓成一定的比例，并且需滿足比較器的輸入電壓范圍；可調(diào)比較電壓電路根據(jù)邏輯控制電路的控制，以基準(zhǔn)電壓為基數(shù)，調(diào)整比較器另一個輸入端的電壓；比較器對采樣電壓與比較電壓進(jìn)行比較，采樣電壓高于比較電壓時，關(guān)斷電荷泵時鐘(但總時鐘仍在工作，計時未被打斷)，電荷泵電路停止工作后，輸入高壓電壓下降，當(dāng)采樣電壓低于比較電壓時，電荷泵時鐘打開，電荷泵繼續(xù)工作，輸入高壓上升，因此可以穩(wěn)定在一個電壓附近；當(dāng)計時電路統(tǒng)計的時鐘周期數(shù)達(dá)到邏輯控制電路預(yù)定的數(shù)目時，發(fā)出總時鐘關(guān)斷信號，一次編程或者擦除操作結(jié)束。

靈敏放大器電路的作用是根據(jù)讀出的存儲單元電流大小，輸出相應(yīng)的邏輯值。編程電路產(chǎn)生電路根據(jù)基準(zhǔn)電流產(chǎn)生編程所需的電流。

邏輯控制電路可以根據(jù)輸入的操作和地址，對整個電路進(jìn)行控制：包括把地址分別送給行譯碼和列譯碼電路；在讀操作時控制靈敏放大器工作；在編程或者擦除時控制可調(diào)高壓電路調(diào)整輸出電壓大小以及電壓的持續(xù)時間。

具體的，在進(jìn)行編程操作時，輸入要編程的單元地址、編程的值(0或者1)和編程時間長短，邏輯控制電路控制可調(diào)高壓電路產(chǎn)生一個編程源線電壓和一個編程字線電壓，這兩個電壓通過行譯碼器的選擇，分別加載到待編程單元的源線(SL)和字線(WL)上。列譯碼器把待編程單元與編程電流產(chǎn)生電路相連接，邏輯控制電路會根據(jù)編程的值(0或者1)，控制編程電流產(chǎn)生電路產(chǎn)生相應(yīng)的編程電流。經(jīng)過一段編程時間后完成編程操作，編程時間由控制邏輯控制。

進(jìn)行擦除操作時，輸入要擦除的扇區(qū)地址或者整個陣列和擦除對應(yīng)的信號，邏輯控制電路控制可調(diào)升壓電路產(chǎn)生一個擦除字線電壓，通過行譯碼器的選擇，加載到待擦除的扇區(qū)單元字線(WL)上，經(jīng)過一段擦除時間后完成擦除操作，擦除操作由輸入信號的持續(xù)時間決定。

進(jìn)行讀操作時，輸入要讀取的單元地址和讀操作對應(yīng)的信號，邏輯控制電路控制可調(diào)高壓電路產(chǎn)生一個讀取字線電壓，通過行譯碼器的選擇，加載到待讀取的單元字線(WL)上。列譯碼器把待讀取單元與靈敏放大器相連接，靈敏放大器根據(jù)檢測流過讀取單元的電流大小輸出讀操作的結(jié)果。

本實施例方法所述的功能如果以軟件功能單元的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算設(shè)備可讀取存儲介質(zhì)中?；谶@樣的理解，本發(fā)明實施例對現(xiàn)有技術(shù)做出貢獻(xiàn)的部分或者該技術(shù)方案的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算設(shè)備(可以是個人計算機(jī)，服務(wù)器，移動計算設(shè)備或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括：U盤、移動硬盤、只讀存儲器(ROM，Read-Only Memory)、隨機(jī)存取存儲器(RAM，Random Access Memory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

本說明書中各個實施例采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其它實施例的不同之處，各個實施例之間相同或相似部分互相參見即可。

對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。