技術(shù)總結(jié)
一種芯片內(nèi)部寄存器的校驗(yàn)電路及芯片，所述校驗(yàn)電路設(shè)置在芯片內(nèi)部，所述校驗(yàn)電路包括：第一校驗(yàn)單元、第二校驗(yàn)單元、比較電路以及反饋信號生成電路，其中：第一校驗(yàn)單元，適于對接收到的理論校驗(yàn)值進(jìn)行第一校驗(yàn)運(yùn)算，并當(dāng)?shù)玫降牡谝恍ｒ?yàn)結(jié)果與接收到的第一校驗(yàn)值不相等時，向反饋信號生成電路發(fā)送第一觸發(fā)信號；第二校驗(yàn)單元，適于對寫入寄存器組的配置數(shù)據(jù)進(jìn)行校驗(yàn)，生成實(shí)際校驗(yàn)值；比較電路，適于將實(shí)際校驗(yàn)值與理論校驗(yàn)值進(jìn)行比較；反饋信號生成電路，適于當(dāng)實(shí)際校驗(yàn)值與理論校驗(yàn)值不同時，或接收到第一觸發(fā)信號時，生成反饋信號并最終發(fā)送至上位機(jī)。上述方案能夠提高對芯片內(nèi)部寄存器的校驗(yàn)效率，提高校驗(yàn)結(jié)果的可靠性。

技術(shù)研發(fā)人員：沈力為;陳光勝
受保護(hù)的技術(shù)使用者：上海東軟載波微電子有限公司
文檔號碼：201610646958
技術(shù)研發(fā)日：2016.08.09
技術(shù)公布日：2017.01.04