本公開涉及一種包括傳感器的傳感器模塊、控制這樣的傳感器模塊的方法和包括這樣的傳感器模塊的電子設(shè)備。

背景技術(shù)：

與電子設(shè)備的多功能的最新進(jìn)展相聯(lián)系，各種傳感器安裝在電子設(shè)備中。例如，智能手機(jī)(高性能移動電話)經(jīng)常配備用于照片拍攝和視頻拍攝的圖像傳感器。例如，經(jīng)常使用能夠?qū)崿F(xiàn)縮小和降低功耗的CMOS(互補MOS)圖像傳感器作為圖像傳感器。電子設(shè)備使用這樣的圖像傳感器實現(xiàn)各種功能。

順便說一句，電子設(shè)備經(jīng)常使用DRAM(動態(tài)隨機(jī)存取存儲器)用于信息(數(shù)據(jù))的存儲。在配備DRAM的電子設(shè)備中，由DRAM產(chǎn)生的噪音可能在某些情況中對電子設(shè)備的性能產(chǎn)生影響。已經(jīng)公開了用于降低這種噪聲影響的各種技術(shù)。例如，專利文獻(xiàn)1公開了一種半導(dǎo)體存儲器單元，其包括多個DRAM存儲器部，并使對每個DRAM存儲器部的刷新操作的時間是不同的。半導(dǎo)體存儲器單元以這樣的方式使刷新操作的時間是不同的，從而實現(xiàn)了由刷新操作引起的電源噪聲的降低。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：特開2011-28790號公報

技術(shù)實現(xiàn)要素：

順便說一句，通常期望傳感器模塊具有較高的檢測精度。更具體的，例如，在配備有圖像傳感器的傳感器模塊中，期望較高的圖像質(zhì)量。

因此，期望提供允許提高檢測精度的傳感器模塊、控制傳感器模塊的方法和電子設(shè)備。

根據(jù)本公開的實施方式的傳感器模塊，包括：傳感器部、存儲器部、算術(shù)運算部和存儲器控制部。存儲器部具有多個存儲器區(qū)域。算術(shù)運算部基于傳感器部的檢測結(jié)果，在訪問存儲器部的同時，執(zhí)行預(yù)定算術(shù)運算。存儲器控制部控制存儲器部在不同的時間開始訪問存儲器區(qū)域。

根據(jù)本公開的實施方式的控制傳感器模塊的方法，包括：基于傳感器部的檢測結(jié)果，在訪問具有多個存儲器區(qū)域的存儲器部的同時，執(zhí)行預(yù)定的算術(shù)運算；和控制存儲器部在不同的時間開始訪問存儲器區(qū)域。

根據(jù)本公開的實施方式的電子設(shè)備，包括上述傳感器模塊，并且可以對應(yīng)于例如但不限于：智能手機(jī)、平板電腦、數(shù)碼相機(jī)、攝像機(jī)和筆記本個人電腦。

在根據(jù)本公開的實施方式的傳感器模塊、控制傳感器模塊的方法和電子設(shè)備中，基于傳感器部的檢測結(jié)果，在訪問存儲器部的同時，執(zhí)行預(yù)定的算術(shù)運算。在這種情況中，控制在不同的時間開始訪問存儲器區(qū)域。

按照根據(jù)本公開的實施方式的傳感器模塊，控制傳感器模塊的方法和電子設(shè)備，控制對存儲器區(qū)域的訪問在不同的時間開始，這使得可以提高檢測精度。注意，這里所描述的效果是非限制的。技術(shù)實現(xiàn)的效果可能是本公開中所描述的一個或多個效果。

附圖說明

[圖1]是示出根據(jù)本公開的第一實施方式的傳感器模塊的配置示例的方框圖。

[圖2]是示出圖1中所示的存儲器控制部的配置示例的方框圖。

[圖3]是示出圖1中所示的DRAM的配置示例的方框圖。

[圖4]是示出圖1中所示的傳感器模塊的操作示例的時序圖。

[圖5]是示出根據(jù)比較示例的存儲器控制部的配置示例的方框圖。

[圖6]是示出根據(jù)比較示例的傳感器模塊的操作示例的時序圖。

[圖7]是示出根據(jù)第二實施方式的傳感器模塊的配置示例的方框圖。

[圖8]是示出圖7中所示的存儲器控制部的配置示例的方框圖。

[圖9]是示出圖7中所示的傳感器模塊的操作示例的時序圖。

[圖10]是示出根據(jù)第二實施方式的變形例的傳感器模塊的操作示例的時序圖。

[圖11]是應(yīng)用根據(jù)實施方式的傳感器模塊的智能手機(jī)的外觀的透視圖。

[圖12]是應(yīng)用根據(jù)實施方式的傳感器模塊的數(shù)碼相機(jī)的外觀的前視圖。

具體實施方式

在下面，參考附圖詳細(xì)描述了本公開的一些實施方式。應(yīng)該注意，描述是以下面的順序進(jìn)行的。

1.第一實施方式

2.第二實施方式

3.應(yīng)用示例

<1.第一實施方式>

[配置示例]

圖1示出根據(jù)第一實施方式的傳感器模塊的配置示例。傳感器模塊1是配備有圖像傳感器和DRAM的模塊。應(yīng)該注意，根據(jù)本公開的實施方式的控制傳感器模塊的方法通過本實施方式體現(xiàn)，并且因此其描述一起給出。

傳感器模塊1包括圖像傳感器11、ADC(模擬到數(shù)字轉(zhuǎn)換器)12、信號處理器20、存儲器控制部30、接口40至43以及DRAM 50至53。

圖像傳感器11獲取圖像數(shù)據(jù)，并可以使用例如CMOS圖像傳感器來配置。圖像傳感器11包括多個像素，并且順序地向ADC 12提供每個像素中的檢測電壓(模擬電壓)。

ADC 12將由圖像傳感器11提供的每個像素中的檢測電壓(模擬電壓)轉(zhuǎn)換為數(shù)字碼。此后，ADC 12將由這種轉(zhuǎn)換產(chǎn)生的數(shù)字碼提供給信號處理器20。

信號處理器20對由ADC 12提供的圖像數(shù)據(jù)執(zhí)行預(yù)定的信號處理，并輸出圖像處理作的結(jié)果作為信號Sout。當(dāng)執(zhí)行預(yù)定的信號處理時，信號處理器20使用DRAM 50至53作為工作存儲器。在這種時候，在信號處理器20中，寫入客戶端CW、讀取客戶端CR和一些其它客戶端操作來通過存儲器控制部30和接口40至43訪問DRAM 50至53。寫入客戶端CW向存儲器控制部30提供地址ADD和寫入數(shù)據(jù)WrDATA，并向DRAM 50至53寫入數(shù)據(jù)。另外，讀取客戶端CR提供地址ADD到存儲器控制部30，并從存儲器控制部30接收從DRAM 50至53讀取的讀取數(shù)據(jù)RdDATA。

存儲器控制部30按照來自信號處理器20的指令通過接口40至43控制DRAM 50至53。

圖2示出了存儲器控制部30的配置示例。除了存儲器控制部30，圖2示出了信號處理器20、接口40至43和DRAM 50至53的一些功能。

存儲器控制部30包括寫入接口31、讀取接口32、控制器33、寄存器301至303、311至313、321至323和331至333。

寫入接口31判斷來自在信號處理器20中操作的寫入客戶端CW(在該示例中，是兩個寫入客戶端CW1和CW2)的訪問。此外，寫入接口31向控制器33傳遞由每個寫入客戶端CW提供的地址ADD和寫入數(shù)據(jù)WrDATA(例如，512位數(shù)據(jù))。

讀取接口32判斷來自在信號處理器20中操作的讀取客戶端CR(在該示例中，是兩個讀取客戶端CR1和CR2)的訪問。此外，讀取接口32向控制器33傳遞由每個讀取客戶端CR提供的地址ADD，并向提供用于數(shù)據(jù)讀取指令的讀取客戶端CR傳遞由控制器33提供的讀取數(shù)據(jù)RdDATA(例如，512位數(shù)據(jù))。

控制器33基于來自寫入接口31和讀取接口32的指令，控制DRAM 50和51的操作。更具體的，控制器33基于來自寫入接口31和讀取接口32的指令產(chǎn)生控制命令CMD(例如，讀取命令RD、寫入命令WR、激活命令A(yù)CT、預(yù)充電命令PRE或一些其它命令)。此外，控制器33通過接口40向DRAM 50、通過寄存器311和接口41向DRAM 51、通過寄存器321、322和接口42向DRAM 52、通過寄存器331至333和接口43向DRAM 53提供由寫入接口31和讀取接口32提供的地址ADD以及從而產(chǎn)生的控制命令CMD。此外，控制器33通過接口40向DRAM 50提供從寫入接口31提供的包含在寫入數(shù)據(jù)WrDATA中的寫入數(shù)據(jù)WrDATA0(例如，128位數(shù)據(jù))?？刂破?3通過寄存器311和接口41向DRAM 51提供包含在寫入數(shù)據(jù)WrDATA中的寫入數(shù)據(jù)WrDATA1(例如，128位數(shù)據(jù))。控制器33通過寄存器321、322和接口42向DRAM 52提供包含在寫入數(shù)據(jù)WrDATA中的寫入數(shù)據(jù)WrDATA2(例如，128位數(shù)據(jù))?？刂破?3通過寄存器331至333和接口43向DRAM 53提供包含在寫入數(shù)據(jù)WrDATA中的寫入數(shù)據(jù)WrDATA3(例如，128位數(shù)據(jù))。此外，控制器33向讀取接口32提供讀取數(shù)據(jù)RdDATA0(例如，128位數(shù)據(jù))、讀取數(shù)據(jù)RdDATA1(例如，128位數(shù)據(jù))、讀取數(shù)據(jù)RdDATA2(例如，128位數(shù)據(jù))和讀取數(shù)據(jù)RdDATA3(例如，128位數(shù)據(jù))作為讀取數(shù)據(jù)RdDATA。讀取數(shù)據(jù)RdDATA0由DRAM 50通過接口40和寄存器301至303提供。讀取數(shù)據(jù)RdDATA1由DRAM 51通過接口41和寄存器312和313提供。讀取數(shù)據(jù)RdDATA2由DRAM 52通過接口42和寄存器323提供。讀取數(shù)據(jù)RdDATA3由DRAM 53通過接口43提供。

此外，控制器33包括刷新控制器34。刷新控制器34周期地產(chǎn)生刷新命令REF?？刂破?3通過40接口向DRAM 50、通過寄存器311和接口41向DRAM 51、通過寄存器321、322和接口42向DRAM 52、通過寄存器331至333和接口43向DRAM 53提供由刷新控制器34產(chǎn)生的刷新命令REF作為控制命令CMD。

寄存器301至303、311至313、321至323以及331至333的每一個與未示出的鐘信號同步并延遲數(shù)據(jù)。更具體的，寄存器301至303依次延遲由接口40提供的讀取數(shù)據(jù)RdDATA0，并且提供讀取數(shù)據(jù)RdDATA0到控制器33。寄存器311延遲由控制器33提供的地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA1，并且提供地址ADD、控制命令CMD、和寫入數(shù)據(jù)WrDATA1到接口41。寄存器312和313依次延遲由接口41提供的讀取數(shù)據(jù)RdDATA1，并提供讀取數(shù)據(jù)RdDATA1到控制器33。寄存器321和322依次延遲由控制器33提供的地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA2，并提供地址ADD，控制命令CMD和寫入數(shù)據(jù)WrDATA2到接口42。寄存器323延遲由接口42提供的讀取數(shù)據(jù)RdDATA2，并提供讀取數(shù)據(jù)RdDATA2到控制器33。此外，寄存器331至333依次延遲由控制器33提供的地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA3，并提供地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA3到接口43。

如上所述，在傳感器模塊1中，在控制器33和DRAM 50之間、控制器33和DRAM 51、控制器之間33和DRAM 52、以及控制器33和DRAM 53之間分別插入不同數(shù)量的寄存器。在傳感器模塊1中，這使得可以在不同時間訪問DRAM 50至53的每一個，以減少由DRAM 50至53所產(chǎn)生的噪聲量的峰值，并減少圖像傳感器11的檢測精度的下降，如后面描述的。

此外，在傳感器模塊1中，為DRAM 50至53的每一個設(shè)置相同數(shù)目的寄存器。更具體的，三個寄存器301至303設(shè)置在至DRAM 50的路徑中。三個寄存器311至313在通向DRAM 51的路徑中提供。三個寄存器321至323設(shè)置在至DRAM 52的路徑中。三個寄存器331至333設(shè)置在至DRAM 53的路徑中。因此，在傳感器模塊1，例如，當(dāng)從DRAM 50至53讀取數(shù)據(jù)時，延遲量是相等的，這使得可以實現(xiàn)同步。

接口40至43分別是插入在存儲器控制部30和DRAM 50之間、存儲器控制部30和DRAM51之間、存儲器控制部30和DRAM 52之間、以及存儲器控制部30和DRAM 53之間的物理層的接口。更具體的，接口40向DRAM 50提供由控制器33提供的地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA0，并向寄存器301提供由DRAM 50提供的讀取數(shù)據(jù)RdDATA0。接口41向DRAM 51提供由寄存器311提供的地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA1，并向寄存器312提供由DRAM 51提供的讀取數(shù)據(jù)RdDATA1。接口42向DRAM 52提供由寄存器322提供的地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA2，并向寄存器323提供由DRAM 52提供的讀取數(shù)據(jù)RdDATA2。此外，接口43向DRAM 5提供由寄存器333提供的地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA3，并向控制器33提供由DRAM 53提供的讀取數(shù)據(jù)RdDATA3。

DRAM 50至53分別用作信號處理器20的工作存儲器。DRAM 50至53分別對應(yīng)信道Ch0至Ch3。DRAM 50至53每個都具有兩個庫Bank0和Bank1。DRAM 50從接口40接收地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA0，并提供讀取數(shù)據(jù)RdDATA0到接口40。DRAM 51從接口41接收地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA1，并提供讀取數(shù)據(jù)RdDATA1到接口41。DRAM 52從接口42接收地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA2，并提供讀取數(shù)據(jù)RdDATA2到接口42。此外，DRAM 53從接口43接收地址ADD、控制命令CMD和寫入數(shù)據(jù)WrDATA3，并提供讀取數(shù)據(jù)RdDATA3到接口43。在這個示例中，DRAM50至53配置為單獨的芯片。需要注意的是，DRAM 50至53不限于此，并且作為另一個選擇，例如，DRAM 50至53可以集成到一個芯片上。

圖3示出了DRAM50的配置示例。需要注意的是，DRAM 51至53具有類似的配置。DRAM 50包括存儲器陣列601和611，行解碼器602和612、列解碼器的603和613、讀取和寫入部604和614以及控制部60。存儲器陣列601、行解碼器602、列解碼器603與讀取和寫入部604配置庫Bank0。存儲器陣列611行解碼器612、列解碼器613與讀取和寫入部614配置庫Bank1。庫Bank0如下描述作為示例。

存儲器陣列601包括多個存儲器單元70、多個字線WL和多個位線BL。存儲器單元70排列成矩陣。字線WL在行方向延伸(水平方向)，并且位線BL在列方向延伸(垂直方向)。每條字線WL的一端耦接到行解碼器602，并且每條位線BL的一端耦接到寫入和讀取部604。

存儲器單元70的每一個包括晶體管71和電容72。該示例中的晶體管71是N溝道MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)。晶體管71的柵極、源極和漏極分別耦接到字線WL、位線BL和電容72的一端。電容72保持電荷來存儲1位的數(shù)據(jù)。電容72的一端耦接到晶體管71的漏極，并且電容72的另一端接地。

行解碼器602基于來自控制部60的指令在存儲陣列601中選擇一行。列解碼器603基于來自控制部60的指令在存儲器陣列601中選擇一列。

寫入和讀取部604基于來自控制部60的指令，對由行解碼器602和列解碼器603選擇的存儲器單元70寫入數(shù)據(jù)，或者從由行解碼器602和列解碼器603選擇的存儲器單元70讀取數(shù)據(jù)。此外，寫入和讀取部604還具有恢復(fù)(刷新)存儲在存儲器單元70中的數(shù)據(jù)的功能。

控制部60基于來自接口40的指令，通過與行解碼器602和612、列解碼器603和613、讀取和寫入部604和614交換信號，來控制DRAM 50的操作。

在下面，作為示例，給出了在控制部60訪問庫Bank0的情況中控制部60的操作的描述。例如，在控制部60從接口40接收激活命令A(yù)CT的情況中，控制部60基于地址ADR控制行解碼器602和列解碼器603，并選擇由地址ADR指示的存儲器單元70。此后，例如，在控制部60從接口40接收寫入命令WR的情況中，控制部60通過寫入和讀取部604將數(shù)據(jù)寫入由激活命令A(yù)CT選擇的存儲器單元70。此外，例如，在控制部60從接口40接收讀取命令RD的情況中，控制部60通過寫入和讀取部604從由激活命令A(yù)CT選擇的存儲器單元70讀取數(shù)據(jù)。此后，例如，在控制部60從接口40接收預(yù)充電命令PR的情況中，控制部60恢復(fù)存儲在包括由激活命令A(yù)CT選擇的存儲器單元70的一行中的存儲器單元70中的數(shù)據(jù)。

此外，例如，在控制部60從接口40接收刷新命令REF的情況中，控制部60控制行解碼器602并選擇存儲陣列601的一行中的存儲器單元70。此后，控制部60控制寫入和讀取部604，并恢復(fù)存儲在在該一行中的存儲器單元70中的數(shù)據(jù)。在這種情況中，每次控制部60接收刷新命令REF，控制部60依次選擇存儲器陣列601的行。換句話說，在刷新命令REF提供給控制部60的情況中，地址ADD沒有提供給控制部60，并且相應(yīng)的，控制部60依次指定存儲器陣列601的行。因此，在預(yù)定時間內(nèi)恢復(fù)存儲在存儲器陣列601中的所有存儲器單元70中的數(shù)據(jù)。

此處，圖像傳感器11對應(yīng)于本公開中的“傳感器部”的具體示例。DRAM 50至53對應(yīng)于本公開的“存儲器部”的具體示例。庫Bank0和Bank1對應(yīng)于本公開的“存儲器區(qū)域”的具體示例。信號處理器20對應(yīng)于本公開的“算術(shù)運算部”的具體示例。

[操作和工作]

接下來，說明根據(jù)本實施方式的傳感器模塊1的操作和工作。

(一般操作概要)

首先，參考圖1和2說明傳感器模塊1的一般操作概要。圖像傳感器11獲取圖像數(shù)據(jù)。ADC12將由圖像傳感器11提供的每個像素中的檢測電壓(模擬電壓)轉(zhuǎn)換為數(shù)字碼。信號處理器20對ADC 12提供的圖像數(shù)據(jù)執(zhí)行預(yù)定的信號處理。在這種情況中，信號處理器20通過存儲器控制部30和接口40至43訪問DRAM 50至53。

存儲器控制部30按照來自信號處理器20的指令通過接口40至43控制DRAM 50至53。更具體的，寫入接口31判斷來自操作在信號處理器20中的寫入客戶端CW的訪問。讀取接口32判斷來自操作在信號處理器20中的讀取客戶端CR的訪問?？刂破?3基于來自寫入接口31和讀取接口32的指令通過接口40至43控制DRAM 50和51的操作。

(詳細(xì)操作)

圖4示出了傳感器模塊1的操作示例。在該示例中，存儲器控制部30向DRAM 50至53的每個提供用于刷新操作、數(shù)據(jù)讀取操作(讀取訪問P1)和數(shù)據(jù)寫入操作(寫入訪問P2)的指令。該操作詳細(xì)說明如下。

首先，在存儲器控制部30中，刷新控制器34產(chǎn)生刷新命令REF。之后，如圖2所示，控制器33通過接口40向DRAM 50、通過寄存器311和接口41向DRAM 51、通過兩個寄存器321、322和接口42向DRAM 52、通過三個寄存器331至333和接口43向DRAM 53提供刷新命令REF。

因此，如圖4所示，DRAM 50至53依次執(zhí)行刷新操作。更具體的，DRAM 50在從時間t1至?xí)r間t2的時間段內(nèi)執(zhí)行刷新操作。DRAM 51在從時間t2至?xí)r間t3的時間段內(nèi)執(zhí)行刷新操作。DRAM 52在從時間t3至?xí)r間t4的時間段內(nèi)執(zhí)行刷新操作。DRAM 53在從時間t4至?xí)r間t5的時間段內(nèi)執(zhí)行刷新操作。

隨后，控制器33按照來自讀取客戶端CR的指令執(zhí)行從DRAM 50至53的庫Bank0的數(shù)據(jù)讀取(讀取訪問P1)。更具體的，控制器33依次產(chǎn)生激活命令A(yù)CT、讀取命令RD和預(yù)充電命令PRE。如圖2所示，控制器33通過接口40向DRAM 50、通過寄存器311和接口41向DRAM 51、通過兩個寄存器321、322和接口42向DRAM 52、通過三個寄存器331至333和接口43向DRAM 53提供這些命令。

因此，如圖4所示，DRAM 50至53依次在庫Bank0中選擇存儲器單元70，依次執(zhí)行數(shù)據(jù)讀取并依次執(zhí)行數(shù)據(jù)恢復(fù)。更具體的，DRAM 50在從時間t3至?xí)r間t4的時間段內(nèi)在庫Bank0中選擇存儲器單元70。DRAM 51在從時間t4至?xí)r間t5的時間段內(nèi)在庫Bank0中選擇存儲器單元70。DRAM 52在從時間t5至?xí)r間t6的時間段內(nèi)在庫Bank0中選擇存儲器單元70。DRAM 53在從時間t6至?xí)r間t7的時間段內(nèi)在庫Bank0中選擇存儲器單元70。此后，DRAM 50在從時間t5至?xí)r間t9的時間段內(nèi)執(zhí)行數(shù)據(jù)讀取。DRAM 51在從時間t6至?xí)r間t10的時間段內(nèi)執(zhí)行數(shù)據(jù)讀取。DRAM 52在從時間t7至?xí)r間t11的時間段內(nèi)執(zhí)行數(shù)據(jù)讀取。DRAM 53在從時間t8至?xí)r間t12的時間段內(nèi)執(zhí)行數(shù)據(jù)讀取。此后，DRAM 50在從時間t10至?xí)r間t11的時間段內(nèi)執(zhí)行數(shù)據(jù)恢復(fù)。DRAM 51在從時間t11至?xí)r間t12的時間段內(nèi)執(zhí)行數(shù)據(jù)恢復(fù)。DRAM 52在從時間t12至?xí)r間t13的時間段內(nèi)執(zhí)行數(shù)據(jù)恢復(fù)。DRAM 53在從時間t13至?xí)r間t14的時間段內(nèi)執(zhí)行數(shù)據(jù)恢復(fù)。

同樣，如圖4所示，控制器33執(zhí)行從DRAM 50至53的庫Bank1的數(shù)據(jù)讀取(讀取訪問P1)。因此，DRAM 50至53依次在庫Bank1中選擇存儲器單元70，依次執(zhí)行數(shù)據(jù)讀取并依次執(zhí)行數(shù)據(jù)恢復(fù)。更具體的，DRAM 50在從時間t7至?xí)r間t8的時間段內(nèi)在庫Bank1中選擇存儲器單元70。DRAM 51在從時間t8至?xí)r間t9的時間段內(nèi)在庫Bank1中選擇存儲器單元70。DRAM 52在從時間t9至?xí)r間t10的時間段內(nèi)在庫Bank1中選擇存儲器單元70。DRAM 53在從時間t10至?xí)r間t11的時間段內(nèi)在庫Bank1中選擇存儲器單元70。此后，DRAM 50在從時間t9至?xí)r間t11的時間段內(nèi)執(zhí)行數(shù)據(jù)讀取。DRAM 51在從時間t10至?xí)r間t14的時間段內(nèi)執(zhí)行數(shù)據(jù)讀取。DRAM 52在從時間t11至?xí)r間t15的時間段內(nèi)執(zhí)行數(shù)據(jù)讀取。DRAM 53在從時間t12至?xí)r間t16的時間段內(nèi)執(zhí)行數(shù)據(jù)讀取。此后，DRAM 50在從時間t14至?xí)r間t15的時間段內(nèi)執(zhí)行數(shù)據(jù)恢復(fù)。DRAM 51在從時間t15至?xí)r間t16的時間段內(nèi)執(zhí)行數(shù)據(jù)恢復(fù)。DRAM 52在從時間t16至?xí)r間t17的時間段內(nèi)執(zhí)行數(shù)據(jù)恢復(fù)。DRAM 53在從時間t17至?xí)r間t18的時間段內(nèi)執(zhí)行數(shù)據(jù)恢復(fù)。。

隨后，控制器33根據(jù)來自寫入客戶端CW的指令向DRAM 50至53的庫Bank0執(zhí)行數(shù)據(jù)寫入(寫入訪問P2)。因此，如在讀取訪問P1的情況中，如圖4所示，DRAM 50至53依次在庫Bank0中選擇存儲器單元70，依次執(zhí)行數(shù)據(jù)寫入并依次執(zhí)行數(shù)據(jù)恢復(fù)。同樣，控制器33向DRAM 50至53的庫Bank1執(zhí)行數(shù)據(jù)寫入(寫入訪問P2)。因此，DRAM 50至53依次在庫Bank1中選擇存儲器單元70，依次執(zhí)行數(shù)據(jù)寫入并依次執(zhí)行數(shù)據(jù)恢復(fù)。

此后，控制器33根據(jù)來自讀取客戶端CR的指令從DRAM 50至53執(zhí)行數(shù)據(jù)讀取，并根據(jù)來自寫入客戶端CW的指令向DRAM 50至53執(zhí)行數(shù)據(jù)寫入。此后，控制器33定期產(chǎn)生刷新命令REF并向DRAM 50至53提供刷新命令REF。

如上所述，在傳感器模塊1中，對DRAM 50至53的庫Bank0和Bank1的讀取訪問P1和寫入訪問P2在不同時間開始。因此，例如，DRAM 50至53的庫Bank0和Bank1在從時間t3至?xí)r間t11的不同的時期段內(nèi)基于激活命令A(yù)CT執(zhí)行存儲器單元70的選擇，并基于讀取命令RD從時間t5依次開始數(shù)據(jù)讀取，并在從時間t10至?xí)r間t18的不同的時期段內(nèi)基于預(yù)充電命令REF執(zhí)行數(shù)據(jù)恢復(fù)。結(jié)果，在傳感器模塊1中，與將在后面描述的比較示例不同，可以減少由DRAM 50至53重疊產(chǎn)生的電噪聲的可能性，從而降低由DRAM 50至53產(chǎn)生的減噪量的峰值。

此外，在傳感器模塊1中，降低由DRAM 50至53產(chǎn)生的噪聲量的峰值使得可以降低圖像傳感器11的檢測精度的退化。換句話說，在傳感器模塊1中，圖像傳感器11輸出模擬電壓，并且ADC 12將模擬電壓轉(zhuǎn)化為數(shù)字碼。因此，例如，如果由DRAM 50至53產(chǎn)生的噪聲對ADC 12的操作產(chǎn)生影響，圖像傳感器11的檢測精度會退化。在傳感器模塊1中，由DRAM 50至53產(chǎn)生的噪聲量以這樣的方式被降低；因此，可以減少噪聲對ADC 12的操作的產(chǎn)生影響的可能性，從而減少圖像傳感器11的檢測精度的退化。

(比較示例)

接下來，給出根據(jù)比較示例的傳感器模塊1R的說明。本比較示例在存儲器控制部上與本實施方式。換句話說，在本實施方式(圖2)中，寄存器插入控制器33與DRAM 50至52的每一個之間。相反，在本比較示例中，存儲器控制部配置為沒有插入寄存器。其它配置類似于本實施例的那些(圖1至3)。

圖5示出根據(jù)比較示例的傳感器模塊1R的存儲器控制部30R的配置示例。存儲器控制部30R包括寫入接口31、讀取接口32和控制器33。控制器33通過接口40向DRAM 50、通過接口41向DRAM 51、通過接口42向DRAM 52、通過接口43向DRAM 53提供地址ADD和控制命令CMD。此外，控制器33通過接口40向DRAM 50提供寫入數(shù)據(jù)WrDATA0。控制器33通過接口41向DRAM 51提供寫入數(shù)據(jù)WrDATA1?？刂破?3通過接口42向DRAM 52提供寫入數(shù)據(jù)WrDATA2?？刂破?3通過接口43向DRAM 53提供寫入數(shù)據(jù)WrDATA3。此外，控制器33通過接口40從DRAM 50接收讀取數(shù)據(jù)RdDATA0?？刂破?3通過接口41從DRAM 51接收讀取數(shù)據(jù)RdDATA1。控制器33通過接口42從DRAM 52接收讀取數(shù)據(jù)RdDATA2?？刂破?3通過接口43從DRAM 53接收讀取數(shù)據(jù)RdDATA3。換句話說，存儲器控制部30R是沒有寄存器301至303、311至313、321至323和333至331的存儲器控制部30(圖2)。

圖6示出DRAM 50至53的操作示例。

首先，如圖6所示，在存儲器控制部30R中，刷新控制器34產(chǎn)生刷新命令REF。然后，控制器33通過接口40向DRAM 50、通過接口41向DRAM 51、通過接口42向DRAM 52、通過接口43向DRAM 53提供刷新命令REF。因此，如圖6所示，DRAM 50至53在從時間t81至?xí)r間t82的時間段內(nèi)同時執(zhí)行刷新操作。

隨后，控制器33按照來自讀取客戶端CR的指令執(zhí)行從DRAM 50至53的庫Bank0的數(shù)據(jù)讀取(讀取訪問P1)。更具體的，控制器33依次產(chǎn)生激活命令A(yù)CT、讀取命令RD和預(yù)充電命令PRE。此后，如圖5所示，控制器33通過接口40向DRAM 50、通過接口41向DRAM 51、通過接口42向DRAM 52、通過接口43向DRAM 53提供這些命令。因此，如圖6所示，DRAM 50至53在從時間t83至?xí)r間t84的時間段內(nèi)同時在庫bank0中選擇存儲器單元70，同時在從時間t85至?xí)r間t88的時間段內(nèi)執(zhí)行數(shù)據(jù)讀取，同時在從時間t89至?xí)r間t90的時間段內(nèi)完成數(shù)據(jù)恢復(fù)。

同樣，控制器33執(zhí)行從DRAM 50至53的庫Bank1的數(shù)據(jù)讀取(讀取訪問P1)。因此，如圖6所示，DRAM 50至53同時在從時間t86至?xí)r間t87的時間段內(nèi)在庫Bank1中選擇存儲器單元70，同時在從時間t88至?xí)r間t91的時間段內(nèi)執(zhí)行數(shù)據(jù)讀取，同時在從時間t92至?xí)r間t93的時間段內(nèi)執(zhí)行數(shù)據(jù)恢復(fù)。

隨后，控制器33根據(jù)來自寫入客戶端CW的指令向DRAM 50至53的庫Bank0執(zhí)行數(shù)據(jù)寫入(寫入訪問P2)。因此，如在讀取訪問P1的情況中，如圖6所示，DRAM 50至53同時在庫Bank0中選擇存儲器單元70，同時執(zhí)行數(shù)據(jù)寫入并同時執(zhí)行數(shù)據(jù)恢復(fù)。同樣，控制器33向DRAM 50至53的庫Bank1執(zhí)行數(shù)據(jù)寫入(寫入訪問P2)。因此，DRAM 50至53同時在庫Bank1中選擇存儲器單元70，同時執(zhí)行數(shù)據(jù)寫入并同時執(zhí)行數(shù)據(jù)恢復(fù)。

因此，在根據(jù)比較示例的傳感器模塊1R中，對DRAM 50至53的庫Bank0的讀取訪問P1或?qū)懭朐L問P2同時開始，并且同樣，對DRAM 50至53的庫Bank1的讀取訪問P1或?qū)懭朐L問P2同時開始。因此，在傳感器模塊1R中，由DRAM 50至53產(chǎn)生的噪聲重疊，這使噪聲量增加。因此，圖像傳感器11的檢測精度會降低。

相反，在根據(jù)本實施方式的傳感器模塊1中，對DRAM 50至53的庫Bank0的讀取訪問P1或?qū)懭朐L問P2在不同的時間開始，這使得可以減少由DRAM 50至5產(chǎn)生的噪聲重疊的可能性。結(jié)果，在傳感器模塊1中，可以減少由DRAM 50至53產(chǎn)生的噪聲量的峰值，并減少圖像傳感器11的檢測精度下降的可能性。

[效果]

如上所述，在本實施方式中，各個DRAM的庫在不同的時間開始讀取操作或?qū)懭氩僮鳌＿@使得可以減少由DRAM產(chǎn)生的噪聲量的峰值，并減少了圖像傳感器的檢測精度下降的可能性。

[變形例1-1]

在前述實施方式中，提供了四個DRAM 50至53，但DRAM的數(shù)量不限于此。可以提供三個或更少的DRAM，或者可以提供五個或更多的DRAM。

[變形例1-2]

在前述實施方式中，DRAM 50至53的每一個包括兩個庫Bank0和Bank1，但是庫的數(shù)量不限于此。DRAM 50至53可以每個都包括三個或更多的庫，或者可以不包括多個庫。

<2.第二實施方式>

接下來，給出根據(jù)第二實施方式的傳感器模塊2的說明。本實施方式的刷新操作的控制方法與前述第一實施方式不同。應(yīng)該注意，與根據(jù)前述第一實施方式的傳感器模塊1的組件基本上相同的組件由相同的附圖標(biāo)記表示，并省略由此的任何多余的描述。

圖7示出了根據(jù)本實施方式的傳感器模塊2的配置示例。傳感器模塊2包括信號處理器80和存儲器控制部90。

信號處理器80對由ADC 12提供的圖像數(shù)據(jù)執(zhí)行預(yù)定的信號處理，如根據(jù)第一實施方式的信號處理器20那樣。在信號處理器80中，除了寫入客戶端CW和讀取客戶端CR之外，虛擬客戶端CD也在運行，并且寫入客戶端CW、讀取客戶端CR和虛擬客戶端CD通過存儲器控制部90和接口40至43訪問DRAM 50至53。如讀取客戶端CR那樣，虛擬客戶端CD向存儲器控制部90提供地址ADD，并從存儲器控制部90接收從DRAM 50至53讀取的讀取數(shù)據(jù)RdDATA。在這種情況下，虛擬客戶端CD在地址ADD改變的同時定期向存儲器控制部90提供地址ADD?？梢允褂美缬嫈?shù)器產(chǎn)生地址ADD。此外，例如，可產(chǎn)生在最近未訪問的存儲器區(qū)域中的地址ADD。進(jìn)一步，本示例中的虛擬客戶端CD不基于接收的讀取數(shù)據(jù)RdDATA執(zhí)行任何算術(shù)運算處理。

存儲器控制部90按照來自信號處理器80的指令通過接口40至43控制DRAM 50至53，如根據(jù)第一實施方式的存儲器控制部30那樣。

圖8示出了存儲器控制部90的配置示例。存儲器控制部90包括控制器93?？刂破?3是沒有提供刷新控制器34的根據(jù)第一實施方式的控制器33。

利用該配置，在傳感器模塊2中，虛擬客戶端CD指示DRAM 50至53執(zhí)行數(shù)據(jù)恢復(fù)。換句話說，在根據(jù)前述第一實施方式的傳感器模塊2中，刷新控制器34指示DRAM 50至53執(zhí)行數(shù)據(jù)恢復(fù)，然而，在根據(jù)本實施方式的傳感器模塊2中，信號處理器80的虛擬客戶端CD指示DRAM 50至53執(zhí)行數(shù)據(jù)恢復(fù)。

圖9示出了傳感器模塊2的操作示例。在傳感器模塊2中，不同于根據(jù)第一實施方式的傳感器模塊1(圖4)，沒有產(chǎn)生刷新命令REF。因此，DRAM 50至53通過虛擬讀取訪問P3恢復(fù)數(shù)據(jù)，如刷新操作那樣。

首先，控制器93按照來自虛擬客戶端CD的指令執(zhí)行從DRAM 50至53的庫Bank0的數(shù)據(jù)讀取(虛擬讀取訪問P3)。更具體的，控制器93依次產(chǎn)生激活命令A(yù)CT、讀取命令RD和預(yù)充電命令PRE。此后，如圖8所示，控制器93通過接口40向DRAM 50、通過寄存器311和接口41向DRAM 51、通過兩個寄存器321、322和接口42向DRAM 52、通過三個寄存器331至333和接口43向DRAM 53提供這些命令。因此，如圖9所示，DRAM 50至53依次在庫Bank0中選擇存儲器單元70、依次執(zhí)行數(shù)據(jù)讀取并依次執(zhí)行數(shù)據(jù)恢復(fù)。

同樣，控制器93執(zhí)行從DRAM 50至53的庫Bank1的數(shù)據(jù)讀取(虛擬讀取訪問P3)。因此，如圖9所示，DRAM 50至53依次在庫Bank0中選擇存儲器單元70、依次執(zhí)行數(shù)據(jù)讀取并依次執(zhí)行數(shù)據(jù)恢復(fù)。

如上所述，在傳感器模塊2中，虛擬客戶端CD指示DRAM 50至53執(zhí)行恢復(fù)數(shù)據(jù)。換句話說，通過有效地使用激活命令A(yù)CT和與預(yù)充電命令PRE代替第一實施方式的刷新命令REF來執(zhí)行數(shù)據(jù)恢復(fù)。與根據(jù)第一實施方式的傳感器模塊1相比，在傳感器模塊2中，這使得可以進(jìn)一步降低由DRAM 50至53產(chǎn)生的噪聲量的峰值。換句話說，在根據(jù)第一實施方式的傳感器模塊1中，如圖4所示，每個DRAM 50至53的庫Bank0和Bank1同時執(zhí)行刷新操作，其可能導(dǎo)致噪聲量略有增加。相反，在傳感器模塊2中，使用預(yù)充電命令PRE代替刷新命令REF來執(zhí)行數(shù)據(jù)恢復(fù)。如圖9所示，基于預(yù)充電命令PRE的數(shù)據(jù)恢復(fù)在從時間t28至?xí)r間t36的時間段的不同的時間段執(zhí)行，這使得可以降低噪聲量峰值。因此，在傳感器模塊2中，可以減少圖像傳感器11的檢測精度退化的可能性。

如上所述，在本實施方式中，虛擬客戶端指示DRAM執(zhí)行數(shù)據(jù)恢復(fù)，這使得可以減少由DRAM產(chǎn)生的噪聲量的峰值，并減少了圖像傳感器的檢測精度下降的可能性。

[變形例2-1]

在前述實施方式中，虛擬客戶端CD從存儲器控制部90接收讀取數(shù)據(jù)RdDATA；然而，前述實施方式不限于此。作為另一個選擇，例如，虛擬客戶端CD可以不從存儲器控制部90接收讀取數(shù)據(jù)RdDATA。更具體的，例如，讀取接口32可以不向虛擬客戶端CD提供讀取數(shù)據(jù)RdDATA。此外，例如，在虛擬客戶端CD指示訪問DRAM 50至53的情況中，例如，控制器93可以只產(chǎn)生激活命令A(yù)CT和預(yù)充電命令PRE，并且可以不產(chǎn)生讀取命令RD(虛擬訪問P4)，如圖10所示。在這種情況中，DRAM50至53依次選擇在庫Bank0中的存儲器單元70，并執(zhí)行數(shù)據(jù)恢復(fù)，并且同樣，DRAM50至53依次選擇在庫Bank1中的存儲器單元70，并執(zhí)行數(shù)據(jù)恢復(fù)。即使在這樣的配置中，可以實現(xiàn)在前述實施方式中的類似效果。

[變形例2-2]

在前述實施方式中，虛擬客戶端CD指示存儲器控制部90執(zhí)行數(shù)據(jù)讀取，但本實施方式不限于此。作為另一個選擇，虛擬客戶端CD可以指示存儲器控制部90執(zhí)行數(shù)據(jù)寫入。在這種情況中，虛擬客戶端CD可以向?qū)懭虢涌?1提供地址ADD和寫入數(shù)據(jù)WrDATA。

<3.應(yīng)用示例>

接下來，給出了在前述實施方式中描述的傳感器模塊的應(yīng)用示例和變形例的說明。

圖11示出了應(yīng)用了根據(jù)前述實施方式和示例的任何一個傳感器模塊的智能手機(jī)的外觀。智能手機(jī)100可以包括，例如，主體部110和顯示部120。前述傳感器模塊安裝在智能手機(jī)100上。

圖12示出了應(yīng)用了根據(jù)前述實施方式和示例的任何一個傳感器模塊的鏡頭可互換單反數(shù)碼相機(jī)200的外觀。數(shù)碼相機(jī)可以包括主體部(相機(jī)體)210、可互換攝影鏡頭單元220和手柄部230。前述傳感器模塊安裝在數(shù)碼相機(jī)200上。

除了智能手機(jī)和數(shù)碼相機(jī)，根據(jù)前述實施方式和示例的傳感器模塊可應(yīng)用于配備圖像傳感器的各個領(lǐng)域的電子設(shè)備，例如平板電腦、數(shù)碼相機(jī)、攝像機(jī)和筆記本電腦。

雖然本技術(shù)已經(jīng)在上面參考一些實施方式和示例進(jìn)行說明，但本技術(shù)不限于此，并且可以做出各種修改。

例如，在前述各個實施方式和示例中，傳感器模塊包括圖像傳感器11；然而，傳感器模塊的配置不限于此。作為另一個選擇，傳感器模塊可以包括任何其它類型的傳感器。

注意，本壽命數(shù)中描述的效果是說明性和非限制性的。通過技術(shù)實現(xiàn)的效果可能是上述以外的效果。

應(yīng)該注意，本技術(shù)可以具有以下的配置。

(1)一種傳感器模塊，包括：

傳感器部；

存儲器部，具有多個存儲器區(qū)域；

算術(shù)運算部，基于所述傳感器部的檢測結(jié)果，在訪問所述存儲器部的同時，執(zhí)行預(yù)定的算術(shù)運算；和

存儲器控制部，控制所述存儲器部在不同的時間開始訪問所述多個存儲器區(qū)域。

(2)根據(jù)(1)所述的傳感器模塊，其中

所述存儲器區(qū)域被分為多個存儲器組，并且

預(yù)定數(shù)量的所述存儲器區(qū)域?qū)儆谒龆鄠€存儲器組中的每個。

(3)根據(jù)(2)所述的傳感器模塊，其中

所述存儲器控制部包括第一延遲部和具有與所述第一延遲部的延遲量不同延遲量的第二延遲部，并且

所述存儲器控制部通過所述第一延遲部向所述多個存儲器組的第一存儲器組提供控制命令，并通過所述第二延遲部向所述多個存儲器組的第二存儲器組提供所述控制命令。

(4)根據(jù)(3)所述的傳感器模塊，其中

所述存儲器控制部包括第三延遲部和具有與所述第三延遲部的延遲量不同延遲量的第四延遲部，

所述存儲器控制部通過所述第三延遲部從所述第一存儲器組接收第一讀取數(shù)據(jù)，并通過所述第四延遲部從所述第二存儲器組接收第二讀取數(shù)據(jù)，并且

所述第一延遲部的延遲量和所述第三延遲部的延遲量的總和等于所述第二延遲部的延遲量和所述第四延遲部的延遲量的總和。

(5)根據(jù)(1)至(4)中任一項所述的傳感器模塊，其中

所述多個存儲器區(qū)域中的每個包括多個存儲器單元，

所述算術(shù)運算部間歇地訪問所述多個存儲器單元中的每個，并且

當(dāng)所述算術(shù)運算部訪問所述多個存儲器單元中的每個時，所述存儲器控制部執(zhí)行存儲在所訪問的存儲器單元中的數(shù)據(jù)的恢復(fù)。

(6)根據(jù)(5)所述的傳感器模塊，其中，所述算術(shù)運算部間歇地對所述多個存儲器單元中的每個執(zhí)行讀取訪問。

(7)根據(jù)(1)至(4)任一項所述的傳感器模塊，其中

所述多個存儲器區(qū)域中的每個包括多個存儲器單元，并且

所述存儲器控制部間對所述多個存儲器單元中的每個歇地執(zhí)行存儲在存儲器單元中的數(shù)據(jù)的恢復(fù)。

(8)根據(jù)(1)至(7)任一項所述的傳感器模塊，其中，所述傳感器部是圖像傳感器。

(9)一種控制傳感器模塊的方法，包括：

基于傳感器部的檢測結(jié)果，在訪問具有多個存儲器區(qū)域的存儲器部的同時，執(zhí)行預(yù)定的算術(shù)運算；以及

控制所述存儲器部在不同的時間開始訪問所述多個存儲器區(qū)域。

(10)一種電子設(shè)備，所述電子設(shè)備設(shè)置有傳感器模塊和控制所述傳感器模塊的控制部，所述傳感器模塊包括：

傳感器部；

存儲器部，具有多個存儲器區(qū)域；

算術(shù)運算部，基于所述傳感器部的檢測結(jié)果，在訪問所述存儲器部的同時，執(zhí)行預(yù)定的算術(shù)運算；以及

存儲器控制部，控制所述存儲器部在不同的時間分開始訪問所述多個存儲器區(qū)域。

本申請基于2014年5月21日向日本專利局提交的日本專利申請?zhí)?014-105137要求優(yōu)先權(quán)，通過引用其全部內(nèi)容都包含在本申請中。

本領(lǐng)域技術(shù)人員應(yīng)該理解，根據(jù)設(shè)計要求和其它因素，可出現(xiàn)各種修改、組合、子組合和改變，只要它們在所附權(quán)利要求或其等同物的范圍內(nèi)。