本發(fā)明大體上涉及半導(dǎo)體存儲(chǔ)器及方法，且更特定地說(shuō)涉及與虛擬地址表有關(guān)的設(shè)備及方法。
背景技術(shù)：
：存儲(chǔ)器裝置通常提供為計(jì)算機(jī)或其它電子系統(tǒng)中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲(chǔ)器，包含易失性存儲(chǔ)器及非易失性存儲(chǔ)器。易失性存儲(chǔ)器可需要電力來(lái)維持其數(shù)據(jù)(例如，主機(jī)數(shù)據(jù)、錯(cuò)誤數(shù)據(jù)等)，且包含隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)與晶閘管隨機(jī)存取存儲(chǔ)器(TRAM)等。非易失性存儲(chǔ)器可通過(guò)在未被供電時(shí)保持存儲(chǔ)數(shù)據(jù)而提供永久性數(shù)據(jù)，且可包含NAND快閃存儲(chǔ)器、NOR快閃存儲(chǔ)器及電阻可變存儲(chǔ)器(例如相變隨機(jī)存取存儲(chǔ)器(PCRAM)、電阻性隨機(jī)存取存儲(chǔ)器(RRAM)及磁阻性隨機(jī)存取存儲(chǔ)器(MRAM)，例如自旋力矩轉(zhuǎn)移隨機(jī)存取存儲(chǔ)器(STTRAM))等。電子系統(tǒng)通常包含若干處理資源(例如，一或多個(gè)處理器)，其可產(chǎn)生、檢索且執(zhí)行應(yīng)用程序(例如，例如軟件程序的可執(zhí)行文件)以執(zhí)行例如各種任務(wù)。應(yīng)用程序可例如通過(guò)將以特定編程語(yǔ)言(例如，高級(jí)語(yǔ)言)寫(xiě)入的源碼轉(zhuǎn)變(例如，經(jīng)由編譯程)成目標(biāo)文件(例如，包括以低級(jí)機(jī)器語(yǔ)言及/或匯編語(yǔ)言寫(xiě)入的可再定位目標(biāo)碼的文件)而產(chǎn)生。在各種實(shí)例中，鏈接器可用以將若干目標(biāo)文件(其無(wú)法由處理資源直接執(zhí)行)組合成可執(zhí)行文件。所述可執(zhí)行文件可存儲(chǔ)于存儲(chǔ)器中且由處理器從存儲(chǔ)器檢索以在運(yùn)行時(shí)間執(zhí)行。所述可執(zhí)行文件可為可再定位的，這是因?yàn)槊看螆?zhí)行時(shí)其在存儲(chǔ)器中的實(shí)際物理位置可改變?？?例如，通過(guò)操作系統(tǒng))使用虛擬尋址來(lái)管理對(duì)應(yīng)于可執(zhí)行文件的虛擬地址到存儲(chǔ)器中的適當(dāng)物理地址的轉(zhuǎn)變。處理器可包括若干功能單元，例如算術(shù)邏輯單元(ALU)電路、浮點(diǎn)單元(FPU)電路及/或組合邏輯塊，例如，所述功能單元可包括若干寄存器且可用以通過(guò)對(duì)操作數(shù)執(zhí)行例如AND、OR、NOT、NAND、NOR及XOR邏輯運(yùn)算的邏輯運(yùn)算而執(zhí)行指令。例如，若干功能單元(其可稱為功能單元電路)可用以對(duì)操作數(shù)執(zhí)行例如加法、減法、乘法及/或除法的算術(shù)運(yùn)算。在許多實(shí)例中，處理資源可在存儲(chǔ)器裝置外部，所述存儲(chǔ)器裝置包括其中存儲(chǔ)待執(zhí)行的指令(例如，可執(zhí)行文件)的存儲(chǔ)器陣列?？山?jīng)由例如處理資源與存儲(chǔ)器裝置之間的總線存取(例如，從存儲(chǔ)器陣列檢索)待執(zhí)行的指令。由于在編譯時(shí)間已知處理器的功能單元(例如，寄存器)的位置(例如，固定)，所以在許多實(shí)例中，由編譯器產(chǎn)生的目標(biāo)文件包含其自變量是處理器的特定寄存器的索引的指令。因此，在運(yùn)行時(shí)間(例如，當(dāng)將包括目標(biāo)文件的可執(zhí)行文件加載到存儲(chǔ)器中的特定物理位置并執(zhí)行時(shí))，可基于自變量的已知虛擬地址而將可執(zhí)行文件內(nèi)的目標(biāo)指令的自變量(操作數(shù))提供到適當(dāng)寄存器。附圖說(shuō)明圖1是根據(jù)本發(fā)明的若干實(shí)施例的呈包含存儲(chǔ)器裝置的計(jì)算系統(tǒng)的形式的設(shè)備的框圖。圖2是說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的實(shí)施虛擬地址表的方法的功能框圖。圖3說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的包括若干虛擬地址表的實(shí)例目標(biāo)文件。圖4說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例操作的存儲(chǔ)器裝置的部分的示意圖。圖5說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的與使用感測(cè)電路執(zhí)行若干邏輯運(yùn)算相關(guān)聯(lián)的時(shí)序圖。圖6說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的與使用感測(cè)電路執(zhí)行若干邏輯運(yùn)算相關(guān)聯(lián)的時(shí)序圖。圖7是說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的具有可選擇邏輯運(yùn)算選擇邏輯的感測(cè)電路的示意圖。圖8是說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的由感測(cè)電路實(shí)施的可選擇邏輯運(yùn)算結(jié)果的邏輯表。具體實(shí)施方式本發(fā)明包含與虛擬地址表有關(guān)的設(shè)備及方法。實(shí)例方法包括產(chǎn)生目標(biāo)文件，所述目標(biāo)文件包括：指令，其包括若干自變量；及地址表，其包括若干索引地址元素。所述若干索引地址元素中的每一索引地址元素可對(duì)應(yīng)于所述若干自變量中的相應(yīng)自變量的虛擬地址，其中所述地址表可用作所述若干自變量的目標(biāo)。所述方法可包含將所述目標(biāo)文件存儲(chǔ)于存儲(chǔ)器中。本發(fā)明的若干實(shí)施例涉及一種可稱為PIMD(在存儲(chǔ)器裝置中執(zhí)行)指令集架構(gòu)(ISA)的接受物理行及/或列索引作為指令參數(shù)的機(jī)器層級(jí)ISA。PIMD指令可指代其對(duì)應(yīng)運(yùn)算就地執(zhí)行于若干存儲(chǔ)器陣列中的指令。作為實(shí)例，可執(zhí)行此類PIMD指令而未將對(duì)應(yīng)操作數(shù)從陣列傳送到外部寄存器(例如，外部處理器的寄存器)及/或到未與陣列的存儲(chǔ)器單元有節(jié)距地形成的其它功能單元電路。如下文進(jìn)一步描述，存儲(chǔ)器陣列可包括存儲(chǔ)器單元陣列及耦合到其且與存儲(chǔ)器單元有節(jié)距地形成的感測(cè)電路。感測(cè)電路可包括例如對(duì)應(yīng)于存儲(chǔ)器單元(例如，耦合到感測(cè)線或互補(bǔ)感測(cè)線對(duì)的單元)的相應(yīng)列的若干感測(cè)放大器及計(jì)算組件，且可經(jīng)操作(例如，經(jīng)由控制信號(hào))以執(zhí)行PIMD指令。在若干實(shí)施例中，存儲(chǔ)器裝置可包括經(jīng)配置以執(zhí)行PIMD指令以及非PIMD指令(例如，通過(guò)將操作數(shù)從陣列傳送到外部處理器的寄存器及/或陣列外部的其它功能單元電路而執(zhí)行以執(zhí)行例如算術(shù)運(yùn)算的運(yùn)算的指令)的存儲(chǔ)器陣列。當(dāng)編譯器產(chǎn)生待由傳統(tǒng)處理器執(zhí)行的應(yīng)用程序的目標(biāo)文件時(shí)，目標(biāo)文件指令的自變量通常是對(duì)應(yīng)于結(jié)合執(zhí)行指令(例如，算術(shù)運(yùn)算、比較運(yùn)算等)而將操作數(shù)提供到其的特定處理器寄存器的寄存器索引。然而，如本文中進(jìn)一步描述，根據(jù)本發(fā)明的若干實(shí)施例，由于執(zhí)行PIMD指令而未將操作數(shù)傳送到外部寄存器，所以包含處理器索引作為目標(biāo)文件指令的自變量的編譯器技術(shù)對(duì)于PIMD指令是不適當(dāng)?shù)摹Ｓ捎谠诰幾g時(shí)間未知對(duì)應(yīng)于PIMD指令參數(shù)的特定物理行及列地址，所以本發(fā)明的若干實(shí)施例實(shí)施可提供虛擬地址抽象層以提供具有對(duì)機(jī)器層級(jí)PIMD指令的存取的編譯器的PIMD地址表(PAT)。如下文進(jìn)一步描述，可產(chǎn)生(例如，通過(guò)編譯器)包括其自變量(例如，操作數(shù))是相應(yīng)PAT的索引的若干PIMD指令的目標(biāo)文件。即，針對(duì)每一相應(yīng)PIMD指令產(chǎn)生PAT。每一PAT是具有等于相應(yīng)PAT所對(duì)應(yīng)于的PIMD指令的自變量的數(shù)量的表大小(例如，地址元素的數(shù)量)的地址元素的索引表。在運(yùn)行時(shí)間，PAT的索引地址元素可填充有相應(yīng)PIMD指令參數(shù)的適當(dāng)虛擬地址。可將虛擬地址轉(zhuǎn)譯為其物理地址，且接著轉(zhuǎn)譯為其對(duì)應(yīng)行及列索引以在特定PIMD裝置上執(zhí)行。本發(fā)明的若干實(shí)施例提供例如應(yīng)用程序及/或操作系統(tǒng)的方式的優(yōu)點(diǎn)，此方式使用可再定位目標(biāo)文件來(lái)存取對(duì)應(yīng)于對(duì)存儲(chǔ)于陣列中的操作數(shù)待執(zhí)行的運(yùn)算的機(jī)器層級(jí)指令而未將操作數(shù)傳送到例如外部處理器寄存器的外部功能單元。根據(jù)本發(fā)明的若干實(shí)施例提供PAT可防止需要編譯器來(lái)針對(duì)存儲(chǔ)于物理存儲(chǔ)器中的每一應(yīng)用程序手動(dòng)地分配虛擬存儲(chǔ)器中的每一位，以在運(yùn)行時(shí)間提供對(duì)PIMD指令自變量(例如，操作數(shù))的存取。在無(wú)PAT時(shí)，以PIMD指令為目標(biāo)的應(yīng)用程序可束縛于存儲(chǔ)器裝置(例如，DRAM裝置)的特定物理地址及/或行/列索引，這是因?yàn)?例如，對(duì)于每次執(zhí)行對(duì)應(yīng)應(yīng)用程序時(shí)其在存儲(chǔ)器中的物理位置可改變的可再定位目標(biāo)文件)在編譯時(shí)間未知對(duì)應(yīng)于自變量(例如，操作數(shù))的特定行/列索引。根據(jù)本文中描述的若干實(shí)施例，提供PAT可提供在編譯時(shí)間將虛擬地址轉(zhuǎn)譯成抽象索引(例如，表索引)的能力而非必須編譯時(shí)間將虛擬地址轉(zhuǎn)譯成物理地址。在本發(fā)明的以下詳細(xì)描述中，參考形成本發(fā)明的部分的附圖，且在所述附圖中通過(guò)說(shuō)明的方式展示可如何實(shí)踐本發(fā)明的一或多個(gè)實(shí)施例。充分詳細(xì)地描述這些實(shí)施例以使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明的實(shí)施例，且應(yīng)了解，可利用其它實(shí)施例且可在不背離本發(fā)明的范圍的情況下進(jìn)行過(guò)程、電及/或結(jié)構(gòu)改變。如本文中所使用，符號(hào)“N”及“R”(尤其相對(duì)于圖式中的參考標(biāo)號(hào))指示：可包含若干如此指定的特定特征。如本文中所使用，“若干”特定事物可指代此類事物中的一或多者(例如，若干存儲(chǔ)器陣列可指代一或多個(gè)存儲(chǔ)器陣列)。本文中的圖遵循編號(hào)慣例，其中首位或前幾位數(shù)字對(duì)應(yīng)于圖式圖號(hào)且剩余數(shù)字識(shí)別圖式中的元件或組件?？赏ㄟ^(guò)使用類似數(shù)字而識(shí)別不同圖之間的類似元件或組件。例如，260可意指圖2中的元件“60”，且類似元件在圖3中可表示為360。如將明白，可添加、交換及/或消除本文中在各個(gè)實(shí)施例中所示的元件，以提供本發(fā)明的若干額外實(shí)施例。另外，如將明白，圖中所提供元件的比例及相對(duì)尺度意在說(shuō)明本發(fā)明的某些實(shí)施例，而不應(yīng)被視為限制意義。圖1是根據(jù)本發(fā)明的若干實(shí)施例的呈包含若干存儲(chǔ)器裝置110-1、…、110-N的計(jì)算系統(tǒng)100的形式的設(shè)備的框圖。系統(tǒng)100包含主機(jī)102，所述主機(jī)102耦合到各自包含存儲(chǔ)器陣列130的存儲(chǔ)器裝置110-1、…、110-N(大體上稱為存儲(chǔ)器裝置110)。如本文中所使用，主機(jī)102、存儲(chǔ)器裝置110及/或存儲(chǔ)器陣列130還可單獨(dú)視為“設(shè)備”。主機(jī)102可為主機(jī)系統(tǒng)，例如個(gè)人膝上型計(jì)算機(jī)、臺(tái)式計(jì)算機(jī)、數(shù)碼相機(jī)、智能電話或存儲(chǔ)器卡讀取器，以及各種其它類型的主機(jī)。主機(jī)102可包含系統(tǒng)主板及/或背板且可包含若干處理資源(例如，一或多個(gè)處理器、微處理器及/或某一其它類型的控制電路)。在圖1中所示的實(shí)例中，主機(jī)102包括處理器104(例如，“核心”處理器)及若干通道控制器108-1、…、108-N(大體上稱為通道控制器108)。通道控制器108-1到108-N耦合到相應(yīng)通道112-1、…、112-N(大體上稱為通道112)的存儲(chǔ)器裝置110。實(shí)施例不限于圖1中所示的配置。例如，每一通道112可包括對(duì)應(yīng)于其的多個(gè)存儲(chǔ)器裝置110，主機(jī)可包括多個(gè)處理器104，且存儲(chǔ)器裝置110可包括多個(gè)存儲(chǔ)器陣列130。系統(tǒng)100可包含個(gè)別集成電路或多個(gè)組件可在相同集成電路(例如，裸片)上。例如，在圖1中所示的實(shí)例中，主機(jī)102包括相同裸片(例如，作為“系統(tǒng)芯片”)上的處理器104及通道控制器108，且存儲(chǔ)器裝置110在個(gè)別裸片上。然而，在若干實(shí)施例中，處理器104及通道控制器108可為個(gè)別集成電路，或存儲(chǔ)器裝置110中的一或多者可定位于與處理器104及/或通道控制器108相同的集成電路上。處理器104包括算術(shù)邏輯單元(ALU)186及若干寄存器107-1、…、107-R(統(tǒng)稱為寄存器107)。ALU186可對(duì)提供到其的操作數(shù)執(zhí)行算術(shù)(例如，加法、減法、乘法、除法)運(yùn)算及/或邏輯運(yùn)算(例如，AND、OR、NOT等)。寄存器107可包含地址寄存器、數(shù)據(jù)寄存器、程序計(jì)數(shù)器及累加器，以及與執(zhí)行指令以執(zhí)行各種運(yùn)算相關(guān)聯(lián)的寄存器。處理器104可負(fù)責(zé)執(zhí)行操作系統(tǒng)(OS)及/或編譯器，以及起始用戶應(yīng)用程序。處理器104還可負(fù)責(zé)執(zhí)行運(yùn)行時(shí)間函數(shù)，例如根據(jù)本文中描述的若干實(shí)施例結(jié)合執(zhí)行目標(biāo)文件而填充PAT。存儲(chǔ)器裝置110包含存儲(chǔ)器陣列130，所述存儲(chǔ)器陣列130包括感測(cè)電路150且可(例如，從控制組件140)接收控制信號(hào)以結(jié)合執(zhí)行如本文中描述的PIMD指令而執(zhí)行各種操作。存儲(chǔ)器陣列130可為例如DRAM陣列、SRAM陣列、STTRAM陣列、PCRAM陣列、TRAM陣列、RRAM陣列、NAND快閃陣列及/或NOR快閃陣列。陣列130可包括布置成通過(guò)存取線(本文中可稱為字線或選擇線)耦合的行及通過(guò)感測(cè)線(本文中可稱為數(shù)字線或數(shù)據(jù)線)或互補(bǔ)感測(cè)線對(duì)耦合的列的存儲(chǔ)器單元。雖然圖1中展示單個(gè)陣列130，但是實(shí)施例不限于此。例如，存儲(chǔ)器裝置110可包含若干陣列130(例如，若干DRAM單元庫(kù)及/或子陣列)。存儲(chǔ)器裝置110包含地址電路(未展示)以鎖存(例如，經(jīng)由相應(yīng)通道112通過(guò)輸入/輸出(I/O)電路142)提供到其的地址信號(hào)。通過(guò)解碼電路144(例如，行解碼器及列解碼器)接收且解碼地址信號(hào)以存取存儲(chǔ)器陣列130?？赏ㄟ^(guò)使用感測(cè)電路150感測(cè)在感測(cè)線上的電壓及/或電流變化而從存儲(chǔ)器陣列130讀取數(shù)據(jù)。感測(cè)電路150可從存儲(chǔ)器陣列130讀取且鎖存數(shù)據(jù)頁(yè)(例如，行)。I/O電路142可用于經(jīng)由通道112與主機(jī)102進(jìn)行雙向數(shù)據(jù)通信。存儲(chǔ)器裝置110還可包含用以將數(shù)據(jù)寫(xiě)入到存儲(chǔ)器陣列130的寫(xiě)入電路(未展示)。控制組件140解碼從主機(jī)102(例如，經(jīng)由相應(yīng)通道112從處理器104及/或通道控制器108)提供到存儲(chǔ)器裝置(例如，110-1)的信號(hào)。這些信號(hào)可包含用以控制對(duì)存儲(chǔ)器陣列130執(zhí)行的操作(包含數(shù)據(jù)讀取、數(shù)據(jù)寫(xiě)入及數(shù)據(jù)擦除操作)的芯片啟用信號(hào)、寫(xiě)入啟用信號(hào)及地址鎖存信號(hào)。在各種實(shí)施例中，控制組件140負(fù)責(zé)執(zhí)行來(lái)自主機(jī)102的指令。此類指令可為如本文中描述的PIMD指令(例如，其對(duì)應(yīng)運(yùn)算對(duì)陣列130中的數(shù)據(jù)操作數(shù)就地執(zhí)行的指令)及/或非PIMD指令(例如，其對(duì)應(yīng)運(yùn)算在陣列130外部，例如使用處理器104的外部處理器寄存器107對(duì)操作數(shù)執(zhí)行的指令)?？刂平M件140可為定序器、狀態(tài)機(jī)或能夠控制接收到其的機(jī)器層級(jí)PIMD指令的執(zhí)行的某一其它類型的控制組件。控制組件140還可提供指示是否執(zhí)行特定PIMD指令的響應(yīng)(例如，到主機(jī)102)。雖然圖1中未展示，但是感測(cè)電路150可包括例如耦合到存儲(chǔ)器單元的相應(yīng)列的若干感測(cè)放大器及對(duì)應(yīng)計(jì)算組件，且可(例如，經(jīng)由來(lái)自控制組件140的控制信號(hào))操作以執(zhí)行PIMD指令。在若干實(shí)施例中，感測(cè)放大器及對(duì)應(yīng)計(jì)算組件(其可包括耦合到對(duì)應(yīng)于存儲(chǔ)器單元的相應(yīng)列的感測(cè)線且配置為鎖存器的若干晶體管)與陣列130的存儲(chǔ)器單元有節(jié)距地形成。即，感測(cè)放大器及對(duì)應(yīng)計(jì)算組件可符合與存儲(chǔ)器陣列130相關(guān)聯(lián)的節(jié)距規(guī)則。例如，存儲(chǔ)器陣列130的單元可具有4F2或6F2單元大小，其中“F”是對(duì)應(yīng)于單元的最小特征大小。因而，感測(cè)電路150符合對(duì)應(yīng)節(jié)距規(guī)則(例如，如果單元大小是4F2那么符合4F2，或如果單元大小是6F2那么符合6F2，等等)。相反地，與ALU電路(例如ALU186)相關(guān)聯(lián)的裝置(例如，邏輯門(mén))定位于陣列130外部且可能無(wú)法與存儲(chǔ)器單元有節(jié)距地形成，無(wú)論其是否在陣列130及/或裝置110內(nèi)部。通道控制器108可控制對(duì)相應(yīng)存儲(chǔ)器通道112的存取。存儲(chǔ)器通道112可包括主機(jī)102與存儲(chǔ)器裝置110之間的物理接口(例如，數(shù)據(jù)總線、地址總線及/或控制總線)。通道控制器108包括轉(zhuǎn)譯組件109，其可用以執(zhí)行系統(tǒng)100的地址轉(zhuǎn)譯功能。例如，轉(zhuǎn)譯組件109可包含存儲(chǔ)器管理單元(MMU)且可經(jīng)配置以執(zhí)行虛擬存儲(chǔ)器地址到物理存儲(chǔ)器地址轉(zhuǎn)譯、物理位置到行/列轉(zhuǎn)譯、到存儲(chǔ)器裝置110的傳統(tǒng)讀取/寫(xiě)入命令調(diào)度及到存儲(chǔ)器裝置110的PIMD指令調(diào)度。轉(zhuǎn)譯組件109可以軟件、固件及/或硬件及/或其組合實(shí)施。雖然圖1中展示的實(shí)例說(shuō)明具有馮·諾伊曼(VonNeumann)架構(gòu)的系統(tǒng)，但是本發(fā)明的實(shí)施例可以非馮·諾伊曼架構(gòu)(例如，圖靈機(jī)(Turingmachine)、內(nèi)容可尋址存儲(chǔ)器(CAM)等)實(shí)施，其可不包含通常與馮·諾伊曼架構(gòu)相關(guān)聯(lián)的一或多個(gè)組件(例如，CPU、ALU等)。圖2是說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的實(shí)施虛擬地址表的方法的功能框圖。圖2說(shuō)明經(jīng)配置以通過(guò)將以特定編程語(yǔ)言(例如，例如高級(jí)語(yǔ)言)寫(xiě)入的樣本碼225編譯成以不同語(yǔ)言(例如，較低級(jí)語(yǔ)言，例如匯編語(yǔ)言)寫(xiě)入的目標(biāo)碼而產(chǎn)生目標(biāo)文件260的編譯器245。目標(biāo)文件260的目標(biāo)碼的格式是例如可執(zhí)行且可鏈接格式(ELF)，使得其不束縛于特定指令集架構(gòu)(ISA)，除各種其它文件格式之外。在此實(shí)例中，源碼225包括PIMD(在存儲(chǔ)器裝置中執(zhí)行)指令235(例如，“_pimd_add_u8(a,b,c)”)。指令235的格式允許其由編譯器245辨識(shí)為符合PIMDISA規(guī)范的PIMD指令，而非例如符合不同(例如，非PIMD)ISA規(guī)范的非PIMD指令。即，PIMD指令235可為由編譯器245辨識(shí)的若干內(nèi)在函數(shù)中的一者。雖然源碼225說(shuō)明單個(gè)指令(例如，PIMD指令235)，但是源碼225可包括多個(gè)PIMD及/或非PIMD指令。即，源碼225可例如包含對(duì)應(yīng)于待通過(guò)將對(duì)應(yīng)操作數(shù)從存儲(chǔ)器陣列(例如，陣列130)傳送到外部功能單元電路(例如，到主機(jī)102的寄存器及/或其中存儲(chǔ)操作數(shù)的陣列外部的其它寄存器)執(zhí)行的運(yùn)算(例如，算術(shù)運(yùn)算)的若干指令(例如，非PIMD指令)，及對(duì)應(yīng)于待在存儲(chǔ)器陣列(例如，陣列130)中就地(例如，未從陣列傳送操作數(shù))執(zhí)行的運(yùn)算的若干指令(例如，235)。在此實(shí)例中，源碼指令235表示用對(duì)應(yīng)自變量239-0(“a”)、239-1(“b”)及239-1(“c”)的PIMD加法運(yùn)算。自變量“a”對(duì)應(yīng)于第一操作數(shù)，自變量“b”對(duì)應(yīng)于第二操作數(shù)，且自變量“c”對(duì)應(yīng)于第一操作數(shù)與第二操作數(shù)的和(例如，c＝a+b)。在此實(shí)例中，源碼225指示自變量“a”、“b”及“c”各自是垂直存儲(chǔ)于存儲(chǔ)器陣列中的64位寬度整數(shù)(例如，向量)陣列(例如，使得每一向量存儲(chǔ)于存儲(chǔ)器陣列的相同列的單元中)，其中每一陣列包括64個(gè)元素(例如，c[]＝a[]+b[])。因而，指令235指示：“a”的第一元素(例如，64位垂直存儲(chǔ)向量)應(yīng)與“b”的第一元素相加，且和應(yīng)存儲(chǔ)于“c”的第一元素中；“a”的第二元素應(yīng)與“b”的第二元素相加，且和應(yīng)存儲(chǔ)于“c”的第二元素中，等等。在此實(shí)例中，指令名稱(“_pimd_add_u8”)的部分236指示指令的類型(例如，指令235是PIMD指令)，名稱的部分237指示特定運(yùn)算，且部分238指示自變量的位寬度及符號(hào)類型(signedness)(例如，自變量是帶符號(hào)整數(shù)還是無(wú)符號(hào)整數(shù))。目標(biāo)文件260說(shuō)明由編譯器245產(chǎn)生的實(shí)例目標(biāo)文件。根據(jù)本發(fā)明的若干實(shí)施例的目標(biāo)文件可包含對(duì)應(yīng)于相應(yīng)源碼指令的若干目標(biāo)碼指令。例如，目標(biāo)文件260包含對(duì)應(yīng)于源碼指令235的目標(biāo)碼指令264(“ADD0x00,0x01,0x02”)。即，指令264是用于執(zhí)行自變量“a”及“b”的和且將結(jié)果存儲(chǔ)于自變量“c”處(例如，c＝a+b)的PIMD加法目標(biāo)碼指令。目標(biāo)文件(例如，260)可包含若干相應(yīng)PIMD源碼指令(例如，235)中的每一者的PAT(例如，262)。PAT(例如，262)是用作對(duì)應(yīng)目標(biāo)碼指令(例如，264)的自變量的目標(biāo)的索引地址元素表。例如，在此實(shí)例中，指令264的自變量263-0(0x00)、263-1(0x01)及263-2(0x02)是PAT262的索引。PAT262(例如，PAT_0)包含對(duì)應(yīng)于自變量“a”、“b”及“c”(例如，對(duì)應(yīng)源碼指令235的自變量)的相應(yīng)地址元素268-0、268-1及268-2的索引267-0(0x00)、267-1(0x01)及267-2(0x02)。如下文進(jìn)一步描述，PAT262的地址元素268-0、268-1及268-2未填充有相應(yīng)自變量(例如，“a”、“b”及“c”)的虛擬地址，直到運(yùn)行時(shí)間為止。然而，PAT(例如，262)中的PAT的大小(例如，項(xiàng)目的數(shù)量)在編譯時(shí)間可已知且等于自變量的數(shù)量。即，編譯器245可將源碼指令235辨識(shí)為PIMD指令(例如，符合PIMDISA的指令)，且基于此，可確定所需的地址自變量的數(shù)量(及因此所需的PAT項(xiàng)目的數(shù)量)。在此實(shí)例中，由編譯器產(chǎn)生的PAT(例如，PAT_0)包括對(duì)應(yīng)于三個(gè)相應(yīng)自變量“a”、“b”及“c”的三個(gè)項(xiàng)目。對(duì)應(yīng)于PAT262的目標(biāo)碼(例如，“.COMMPAT_0,24”)表示PAT具有三個(gè)8字節(jié)地址元素(總共24個(gè)字節(jié))，其中每一地址元素對(duì)應(yīng)于8字節(jié)(64位)虛擬地址的定義；然而，實(shí)施例不限于此。目標(biāo)文件260在運(yùn)行時(shí)間可存儲(chǔ)于存儲(chǔ)器中(例如，作為可執(zhí)行文件的部分)且加載到適合位置(例如，到圖1中所示的存儲(chǔ)器裝置110)以進(jìn)行執(zhí)行。因而，目標(biāo)文件可為每次執(zhí)行文件(例如，包括對(duì)應(yīng)于目標(biāo)文件的可執(zhí)行文件的應(yīng)用程序)時(shí)可加載到不同存儲(chǔ)器位置的可再定位目標(biāo)文件。如本文中所使用，“執(zhí)行目標(biāo)文件”可指代執(zhí)行對(duì)應(yīng)于目標(biāo)文件的可執(zhí)行文件(例如，應(yīng)用程序)(例如，由可將若干目標(biāo)文件組合成可執(zhí)行的鏈接器產(chǎn)生的可執(zhí)行文件)。在目標(biāo)文件(例如，260)的執(zhí)行(其可由主機(jī)(例如，102)起始)期間，運(yùn)行時(shí)間(例如，255)(其可為由主機(jī)執(zhí)行的軟件)可用對(duì)應(yīng)自變量的適當(dāng)虛擬地址填充對(duì)應(yīng)于PIMD指令的表(例如，對(duì)應(yīng)于指令264的PAT262)的索引地址元素。在此實(shí)例中，PAT262的地址元素268-0填充有“a”的虛擬地址(例如，0x0000000080000000)，地址元素268-1填充有“b”的虛擬地址(例如，0x0000000080000400)，且地址元素268-2填充有“c”的虛擬地址(例如，0x0000000080008600)。在若干實(shí)施例中，符合PIMDISA規(guī)范的指令塊可經(jīng)產(chǎn)生與調(diào)度(例如，通過(guò)外部控制器，例如主機(jī)102的通道控制器108)到目標(biāo)PIMD裝置210用于執(zhí)行。裝置210可為例如圖1中所示的裝置110的存儲(chǔ)器裝置。指令塊(其可稱為指令調(diào)度塊)可包括對(duì)應(yīng)于待執(zhí)行的指令的經(jīng)填充PAT(例如，262)的位置(例如，基地址)、對(duì)應(yīng)于指令的運(yùn)算碼(例如，機(jī)器層級(jí)碼)及待執(zhí)行的指令的自變量。指令塊(例如，270)中的自變量可為PAT的索引、立即值及/或向量長(zhǎng)度。如圖2中所說(shuō)明，指令調(diào)度塊270(例如，“PIMD調(diào)度塊”)包含對(duì)應(yīng)PAT(在此實(shí)例中是PAT262)的基地址272(例如，“PIMD表的基地址(BaseAddr)”)、對(duì)應(yīng)于指令(在此實(shí)例中是“ADD”)的運(yùn)算碼274(例如，“<OPCODE>”)，及自變量277-0(例如，“Indexof‘a(chǎn)’>”)、277-1(例如，“Indexof‘b’>”)及277-2(例如，“Indexof‘c’>”)。在此實(shí)例中，指令塊符合其中指令塊270包括特定大小的一系列元素(例如，8字節(jié)元素)，其中第一元素(例如，272)是PAT的基地址、第二元素(例如，274)是指令的運(yùn)算碼，且后續(xù)8字節(jié)元素(例如，277-0、277-1、277-2)是運(yùn)算碼的自變量的格式。在若干實(shí)施例中，在將PAT(例如，262)所填充有的虛擬地址提供(例如，調(diào)度)到包括特定陣列(例如，陣列130)的存儲(chǔ)器裝置之前，將其轉(zhuǎn)譯(例如，轉(zhuǎn)換)成所述特定陣列的物理行及/或列索引。例如，轉(zhuǎn)譯組件(例如，通道控制器108的組件109)可將PAT的虛擬地址轉(zhuǎn)換成對(duì)應(yīng)物理地址，且隨后轉(zhuǎn)換為指令參數(shù)的對(duì)應(yīng)物理行及/或列地址。因此，當(dāng)將調(diào)度塊(例如，270)調(diào)度到PIMD裝置210(例如，到控制組件140)用于執(zhí)行時(shí)，其包含執(zhí)行指令所需的信息。裝置210可使用經(jīng)提供于指令調(diào)度塊270中的信息來(lái)執(zhí)行對(duì)應(yīng)于運(yùn)算碼274的運(yùn)算。例如，如上文描述，可將對(duì)應(yīng)于自變量“a”及“b”的操作數(shù)(其存儲(chǔ)于裝置210的存儲(chǔ)器陣列中)相加，且可將對(duì)應(yīng)于自變量“c”的和存儲(chǔ)于裝置210的存儲(chǔ)器陣列中(例如，未將數(shù)據(jù)從陣列傳送到外部寄存器，例如主機(jī)的處理器寄存器)。圖3說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的包括若干虛擬地址表362-1、…、362-N的實(shí)例目標(biāo)文件360。目標(biāo)文件360可為例如關(guān)于圖2描述的目標(biāo)文件260的目標(biāo)文件。在此實(shí)例中，目標(biāo)文件360包括多個(gè)PIMD目標(biāo)碼指令364-1、…、364-N(例如，PIMD_1到PIMD_N)及多個(gè)非PIMD目標(biāo)碼指令366-1、…、366-N(例如，NON_PIMD_1到NON_PIMD_N)。目標(biāo)文件360包括對(duì)應(yīng)于相應(yīng)PIMD目標(biāo)碼指令364-1、…、364-N的PAT362-1、…、362-N(例如，PAT_1到PAT_N)。在圖3中，“PIMDINSTRUCTION_1”及“PIMDINSTRUCTION_N”表示具有“M”個(gè)對(duì)應(yīng)自變量的PIMD源碼指令。在此實(shí)例中，“M”是三，且對(duì)應(yīng)自變量對(duì)于PIMDINSTRUCTION_1是“a”、“b”及“c”，且對(duì)于PIMDINSTRUCTION_N是“d”、“e”及“f”。應(yīng)注意，源碼PIMD指令可具有多于或少于三個(gè)自變量，且可各自具有不同數(shù)量的自變量(例如，“M”對(duì)于PIMDINSTRUCTION_1且對(duì)于PIMDINSTRUCTION_N可不同)。PIMD目標(biāo)碼指令364-1到364-N分別表示PIMD源碼指令PIMDINSTRUCTION_1到PIMDINSTRUCTION_N的經(jīng)編譯版本。PAT362-1包括對(duì)應(yīng)于PIMDINSTRUCTION_1的“M”個(gè)自變量的“M”個(gè)索引地址元素的表，且PAT362-N包括對(duì)應(yīng)于PIMDINSTRUCTION_N的“M”個(gè)自變量的“M”索引地址元素的表。如上文提及，在此實(shí)例中，“M”是三，且PIMDINSTRUCTION_1的三個(gè)自變量是“a”、“b”及“c”，且PIMDINSTRUCTION_N的三個(gè)自變量是“d”、“e”及“f”。因而，在此實(shí)例中，PAT362-1是包括三個(gè)索引367-0(“0”)、367-1(“1”)及367-2(“2”)及對(duì)應(yīng)三個(gè)地址元素368-0、368-1及368-2的表。類似地，PAT362-N是包括三個(gè)索引367-3(“3”)、367-4(“4”)及367-5(“5”)及對(duì)應(yīng)三個(gè)地址元素368-3、368-4及368-5的表。如上文論述，PIMD目標(biāo)碼指令(例如，364-1到364-N)的自變量是相應(yīng)對(duì)應(yīng)PAT(例如，362-1到362-N)的索引。因而，在此實(shí)例中，PIMD目標(biāo)碼指令364-1的自變量是PAT362-1的索引“0”、“1”及“2”，且PIMD目標(biāo)碼指令364-N的自變量是PAT362-N的索引“3”、“4”及“5”。PAT(例如，362-1到362-N)的地址元素(例如，368-1到368-5)未填充，直到運(yùn)行時(shí)間為止。在運(yùn)行時(shí)間，PAT的地址元素填充有對(duì)應(yīng)于自變量的適當(dāng)虛擬地址。在此實(shí)例中，PAT362-1的地址元素368-0、368-1及368-2在運(yùn)行時(shí)間填充有對(duì)應(yīng)于相應(yīng)自變量“a”、“b”及“c”的虛擬地址，且PAT362-N的地址元素368-3、368-4及368-5在運(yùn)行時(shí)間填充有對(duì)應(yīng)于相應(yīng)自變量“d”、“e”及“f”的虛擬地址。與PIMD目標(biāo)碼指令364-1到364-N相反，非PIMD目標(biāo)碼指令366-1到366-N表示其自變量是其位置在編譯時(shí)間已知(例如，固定)的處理器寄存器(例如，寄存器的索引)的經(jīng)編譯源碼指令。作為實(shí)例，非PIMD目標(biāo)碼指令366-1可具有對(duì)應(yīng)于三個(gè)不同處理器寄存器索引的自變量“Reg_1”、“Reg_2”及“Reg_3”，且非PIMD目標(biāo)碼指令366-N可具有對(duì)應(yīng)于三個(gè)不同處理器寄存器索引的自變量“Reg_3”、“Reg_4”及“Reg_5”。由于PIMD指令的執(zhí)行可包含對(duì)存儲(chǔ)于存儲(chǔ)器陣列中的操作數(shù)就地(例如，未將操作數(shù)傳送到外部處理資源)執(zhí)行運(yùn)算，且由于所述操作數(shù)的位置可不固定(例如，對(duì)應(yīng)于PIMD指令的目標(biāo)文件可再定位)，所以使用根據(jù)本文中描述的實(shí)施例的PAT來(lái)提供具有對(duì)PIMD機(jī)器層級(jí)指令的存取的應(yīng)用程序而不必將此類PIMD指令連結(jié)到特定存儲(chǔ)器陣列的特定行/列可為有益的。圖4說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例操作的存儲(chǔ)器裝置的部分的示意圖。圖4中所示的存儲(chǔ)器裝置可為例如圖1中所示的裝置110的存儲(chǔ)器裝置，且如本文中描述可結(jié)合執(zhí)行PIMD及/或非PIMD指令而操作。圖4中所示的存儲(chǔ)器裝置包括布置成通過(guò)字線484-X(ROWX)、484-Y(ROWY)等耦合的行及通過(guò)互補(bǔ)感測(cè)線對(duì)DIGIT(n-1)/DIGIT(n-1)_、DIGIT(n)/DIGIT(n)_、DIGIT(n+1)/DIGIT(n+1)_耦合的列的存儲(chǔ)器單元陣列430。在此實(shí)例中，存儲(chǔ)器陣列430是1T1C(一個(gè)晶體管一個(gè)電容器)存儲(chǔ)器單元的DRAM陣列，其中每一存儲(chǔ)器單元包括存儲(chǔ)元件(例如，電容器)及存取裝置(例如，晶體管)。例如，一個(gè)存儲(chǔ)器單元包括晶體管482-1及電容器483-1，且不同存儲(chǔ)器單元包括晶體管482-2及電容器483-2。在若干實(shí)施例中，存儲(chǔ)器單元可為破壞性讀取存儲(chǔ)器單元(例如，讀取存儲(chǔ)于單元中的數(shù)據(jù)破壞所述數(shù)據(jù)使得最初存儲(chǔ)于單元中的數(shù)據(jù)在讀取之后經(jīng)刷新)。對(duì)應(yīng)于每一對(duì)互補(bǔ)數(shù)字線的個(gè)別數(shù)字線還可分別稱為數(shù)字線405-1(D)及405-2(D_)。雖然圖4中僅展示三對(duì)互補(bǔ)數(shù)字線，但是本發(fā)明的實(shí)施例不限于此，且存儲(chǔ)器單元陣列可包含存儲(chǔ)器單元及/或數(shù)字線的額外列(例如，4,096個(gè)、8,192個(gè)、16,384個(gè)等)。在此實(shí)例中，晶體管482-1的第一源極/漏極區(qū)域耦合到數(shù)字線405-1(D)，晶體管482-1的第二源極/漏極區(qū)域耦合到電容器483-1，且晶體管482-1的柵極耦合到字線484-X。晶體管482-2的第一源極/漏極區(qū)域耦合到數(shù)字線405-2(D_)，晶體管482-2的第二源極/漏極區(qū)域耦合到電容器483-2，且晶體管482-2的柵極耦合到字線484-Y。單元板(如圖4中所示)可耦合到電容器483-1及483-2中的每一者。單元板可為在各種存儲(chǔ)器陣列配置中可將參考電壓(例如，接地)施加到其的共同節(jié)點(diǎn)。根據(jù)本發(fā)明的若干實(shí)施例，存儲(chǔ)器陣列430耦合到感測(cè)電路450。在此實(shí)例中，感測(cè)電路450包括對(duì)應(yīng)于存儲(chǔ)器單元的相應(yīng)列(例如，耦合到相應(yīng)互補(bǔ)數(shù)字線對(duì))的感測(cè)放大器486及計(jì)算組件431。感測(cè)放大器486可包括交叉耦合鎖存器，其在本文中可稱為主要鎖存器。在圖4中說(shuō)明的實(shí)例中，對(duì)應(yīng)于計(jì)算組件431的電路包括靜態(tài)鎖存器485及尤其實(shí)施動(dòng)態(tài)鎖存的若干額外晶體管(例如，在此實(shí)例中，十個(gè)額外晶體管)。計(jì)算組件431的動(dòng)態(tài)鎖存器及/或靜態(tài)鎖存器在本文中可統(tǒng)稱為次要鎖存器，其可用作累加器。因而，計(jì)算組件431可操作為及/或可稱為累加器。每一計(jì)算組件431可耦合到一對(duì)互補(bǔ)數(shù)字線(例如，如圖4中所示的D405-1及D_405-2)。然而，實(shí)施例不限于此實(shí)例。在此實(shí)例中，數(shù)字線D405-1可耦合到晶體管416-1及439-1的第一源極/漏極區(qū)域，以及負(fù)載/傳遞晶體管418-1的第一源極/漏極區(qū)域。數(shù)字線D_405-2可耦合到晶體管416-2及439-2的第一源極/漏極區(qū)域，以及負(fù)載/傳遞晶體管418-2的第一源極/漏極區(qū)域。如下文進(jìn)一步論述，負(fù)載/傳遞晶體管418-1及418-2的柵極可共同耦合到LOAD控制信號(hào)，或分別耦合到PASSD及PASSDb控制信號(hào)。負(fù)載/傳遞晶體管418-1的第二源極/漏極區(qū)域可直接耦合到晶體管416-1及439-2的柵極。負(fù)載/傳遞晶體管418-2的第二源極/漏極區(qū)域可直接耦合到晶體管416-2及439-1的柵極。晶體管416-1的第二源極/漏極區(qū)域可直接耦合到下拉晶體管414-1的第一源極/漏極區(qū)域。晶體管439-1的第二源極/漏極區(qū)域可直接耦合到下拉晶體管493-1的第一源極/漏極區(qū)域。晶體管416-2的第二源極/漏極區(qū)域可直接耦合到下拉晶體管414-2的第一源極/漏極區(qū)域。晶體管439-2的第二源極/漏極區(qū)域可直接耦合到下拉晶體管493-2的第一源極/漏極區(qū)域。下拉晶體管493-1、493-2、414-1及414-2中的每一者的第二源極/漏極區(qū)域可一起共同耦合到參考電壓(例如，接地(GND))。下拉晶體管493-1的柵極可耦合到AND控制信號(hào)線，下拉晶體管414-1的柵極可耦合到ANDinv控制信號(hào)線413-1，下拉晶體管414-2的柵極可耦合到ORinv控制信號(hào)線413-2，且下拉晶體管493-2的柵極可耦合到OR控制信號(hào)線。晶體管439-1的柵極可稱為節(jié)點(diǎn)S1，且晶體管439-2的柵極可稱為節(jié)點(diǎn)S2。圖4中所示的電路可將數(shù)據(jù)動(dòng)態(tài)地存儲(chǔ)于節(jié)點(diǎn)S1及S2上(例如，作為累加器數(shù)據(jù)值)。激活LOAD/PASSD及LOAD/PASSDb控制信號(hào)引起相應(yīng)負(fù)載/傳遞晶體管418-1及418-2導(dǎo)通，由此將互補(bǔ)數(shù)據(jù)值(例如，對(duì)應(yīng)于邏輯“1”及邏輯“0”的電壓)加載到節(jié)點(diǎn)S1及S2上。LOAD/PASSD及LOAD/PASSDb控制信號(hào)可提高到大于供應(yīng)電壓(例如，VDD)的電壓以將全VDD電平(例如，全導(dǎo)軌)傳遞到S1/S2。然而，將LOAD/PASSD及/或LOAD/PASSDb控制信號(hào)提高到大于VDD的電壓是任選的，且圖4中所示的電路的功能性并不取決于將LOAD/PASSD及/或LOAD/PASSDb控制信號(hào)提高到大于VDD的電壓。圖4中所示的計(jì)算組件431的配置可得益于在啟用感測(cè)放大器486之前(例如，在結(jié)合感測(cè)放大器486的預(yù)晶種(pre-seeding)而觸發(fā)感測(cè)放大器486之前)，當(dāng)下拉晶體管493-1、493-2、414-1及414-2導(dǎo)通時(shí)針對(duì)功能性而平衡感測(cè)放大器486。在停用平衡之后(在感測(cè)放大器中)，但是在啟用感測(cè)放大器之前執(zhí)行邏輯運(yùn)算可節(jié)省電力使用，這是因?yàn)楦袦y(cè)放大器的鎖存器不必使用導(dǎo)軌電壓(例如，VDD、GND)“翻轉(zhuǎn)”。如本文中所使用，“平衡”可指代將信號(hào)(稱為平衡信號(hào))提供到對(duì)應(yīng)于感測(cè)放大器(例如，486)的電路，以使對(duì)應(yīng)互補(bǔ)數(shù)字線進(jìn)入平衡電壓(例如，VDD/2)。反轉(zhuǎn)晶體管可下拉相應(yīng)數(shù)字線以執(zhí)行特定邏輯運(yùn)算。例如，與晶體管414-1(具有耦合到ANDinv控制信號(hào)線413-1的柵極)串聯(lián)的晶體管416-1(具有耦合到動(dòng)態(tài)鎖存器的S2的柵極)可操作以下拉數(shù)字線405-1(D)，且與晶體管414-2(具有耦合到ANDinv控制信號(hào)線413-2的柵極)串聯(lián)的晶體管416-2(具有耦合到動(dòng)態(tài)鎖存器的S1的柵極)可操作以下拉數(shù)字線405-2(D_)。鎖存器485可通過(guò)耦合到有源負(fù)控制信號(hào)線492-1(ACCUMB)及有源正控制信號(hào)線492-2(ACCUM)而可控制地啟用，而非經(jīng)配置通過(guò)耦合到接地及VDD而連續(xù)地啟用。在各種實(shí)施例中，負(fù)載/傳遞晶體管488-1及488-2可各自具有耦合到LOAD控制信號(hào)或PASSD/PASSDB控制信號(hào)中的一者的柵極。根據(jù)一些實(shí)施例，負(fù)載/傳遞晶體管418-1及418-2的柵極可共同耦合到LOAD控制信號(hào)。在其中晶體管418-1及418-2的柵極共同耦合到LOAD控制信號(hào)的配置中，晶體管418-1及418-2可為負(fù)載晶體管。激活LOAD控制信號(hào)引起負(fù)載晶體管導(dǎo)通，且由此將互補(bǔ)數(shù)據(jù)加載到節(jié)點(diǎn)S1及S2上。LOAD控制信號(hào)可提高到大于VDD的電壓以將全VDD電平傳遞到S1/S2。然而，LOAD控制信號(hào)不必提高到大于VDD的電壓是任選的，且圖4中所示的電路的功能性并不取決于將LOAD控制信號(hào)提高到大于VDD的電壓。根據(jù)一些實(shí)施例，負(fù)載/傳遞晶體管418-1的柵極可耦合到PASSD控制信號(hào)，且負(fù)載/傳遞晶體管418-2的柵極可耦合到PASSDb控制信號(hào)。在其中晶體管418-1及418-2的柵極分別耦合到PASSD及PASSDb控制信號(hào)中的一者的配置中，晶體管418-1及418-2可為傳遞晶體管。傳遞晶體管可不同于負(fù)載晶體管(例如，在不同時(shí)間及/或在不同電壓/電流條件下)而操作。因而，傳遞晶體管的配置可不同于負(fù)載晶體管的配置。負(fù)載晶體管可經(jīng)構(gòu)造以處置例如與將數(shù)字線耦合到局部動(dòng)態(tài)節(jié)點(diǎn)S1及S2相關(guān)聯(lián)的負(fù)載。傳遞晶體管可經(jīng)構(gòu)造以處置與將數(shù)字線耦合到鄰近累加器(例如，如圖4中所示，通過(guò)移位電路423)相關(guān)聯(lián)的較重負(fù)載。根據(jù)一些實(shí)施例，晶體管418-1及418-2可經(jīng)配置以適應(yīng)對(duì)應(yīng)于傳遞晶體管的較重負(fù)載，但耦合且操作為負(fù)載晶體管。配置為傳遞晶體管的晶體管418-1及418-2還可用作負(fù)載晶體管。然而，配置為負(fù)載晶體管的晶體管418-1及418-2可能無(wú)法用作傳遞晶體管。在若干實(shí)施例中，計(jì)算組件431(包含鎖存器485)可包括與其所耦合到的陣列(例如，圖4中所示的陣列430)的對(duì)應(yīng)存儲(chǔ)器單元的晶體管有節(jié)距地形成的若干晶體管，所述節(jié)距可符合特定特征大小(例如，4F2、6F2等)。根據(jù)各種實(shí)施例，鎖存器485包含通過(guò)負(fù)載/傳遞晶體管418-1及418-2耦合到一對(duì)互補(bǔ)數(shù)字線D405-1及D_405-2的四個(gè)晶體管488-1、488-2、409-1及409-2。然而，實(shí)施例不限于此配置。鎖存器485可為交叉耦合鎖存器(例如，例如n溝道晶體管(例如，NMOS晶體管)409-1及409-2的一對(duì)晶體管的柵極與例如p通道晶體管(例如，PMOS晶體管)488-1及488-2的另一對(duì)晶體管的柵極交叉耦合)。如本文中進(jìn)一步描述，交叉耦合鎖存器485可稱為靜態(tài)鎖存器。相應(yīng)數(shù)字線D及D_上的電壓或電流可提供到交叉耦合鎖存器485的相應(yīng)鎖存器輸入端417-1及417-2。在此實(shí)例中，鎖存器輸入端417-1耦合到晶體管488-1及409-1的第一源極/漏極區(qū)域以及晶體管488-2及409-2的柵極。類似地，鎖存器輸入端417-2可耦合到晶體管488-2及409-2的第一源極/漏極區(qū)域以及晶體管488-1及409-1的柵極。在此實(shí)例中，晶體管409-1及409-2的第二源極/漏極區(qū)域共同耦合到負(fù)控制信號(hào)線492-1(例如，接地(GND)或ACCUMB控制信號(hào))。晶體管488-1及488-2的第二源極/漏極區(qū)域共同耦合到正控制信號(hào)492-2(例如，VDD或ACCUM控制信號(hào))。正控制信號(hào)492-2可為供應(yīng)電壓(例如，VDD)，且負(fù)控制信號(hào)492-1可為參考電壓(例如，接地)，以啟用交叉耦合鎖存器485。根據(jù)一些實(shí)施例，晶體管488-1及488-2的第二源極/漏極區(qū)域共同直接耦合到供應(yīng)電壓(例如，VDD)，且晶體管409-1及409-2的第二源極/漏極區(qū)域共同直接耦合到參考電壓(例如，接地)，以連續(xù)地啟用鎖存器485。經(jīng)啟用交叉耦合鎖存器485操作以放大鎖存器輸入端417-1(例如，第一共同節(jié)點(diǎn))與鎖存器輸入端417-2(例如，第二共同節(jié)點(diǎn))之間的差分電壓，使得鎖存器輸入端417-1被驅(qū)動(dòng)到經(jīng)激活正控制信號(hào)電壓(例如，VDD)或經(jīng)激活負(fù)控制信號(hào)電壓(例如，接地)中的任一者，且鎖存器輸入端417-2被驅(qū)動(dòng)到被激活正控制信號(hào)電壓(例如，VDD)或被激活負(fù)控制信號(hào)電壓(例如，接地)中的另一者。如圖4中所示，感測(cè)放大器486及計(jì)算組件431可經(jīng)由移位電路423耦合到陣列430。在此實(shí)例中，移位電路423包括分別耦合到數(shù)字線405-1(D)及405-2(D_)的一對(duì)隔離裝置(例如，隔離晶體管421-1及421-2)。隔離晶體管421-1及421-2耦合到控制信號(hào)422(NORM)，當(dāng)激活時(shí)，所述控制信號(hào)422(NORM)啟用(例如，接通)隔離晶體管421-1及421-2以將對(duì)應(yīng)感測(cè)放大器486及計(jì)算組件431耦合到存儲(chǔ)器單元的對(duì)應(yīng)列(例如，到對(duì)應(yīng)對(duì)的互補(bǔ)數(shù)字線405-1(D)及405-2(D_))。根據(jù)各種實(shí)施例，隔離晶體管421-1及421-2的導(dǎo)通可稱為移位電路423的“正?！迸渲?。在圖4中說(shuō)明的實(shí)例中，移位電路423包含耦合到互補(bǔ)控制信號(hào)419(SHIFT)的另一(例如，第二)對(duì)的隔離裝置(例如，隔離晶體管421-3及421-4)，例如，當(dāng)NORM去激活時(shí)，所述互補(bǔ)控制信號(hào)419(SHIFT)可被激活。隔離晶體管421-3及421-4可操作(例如，經(jīng)由控制信號(hào)419)使得特定感測(cè)放大器486及計(jì)算組件431耦合到不同對(duì)的互補(bǔ)數(shù)字線(例如，不同于隔離晶體管421-1及421-2將特定感測(cè)放大器486及計(jì)算組件431耦合到其的所述對(duì)互補(bǔ)數(shù)字線的一對(duì)互補(bǔ)數(shù)字線)，或可將特定感測(cè)放大器486及計(jì)算組件431耦合到另一存儲(chǔ)器陣列(且使所述特定感測(cè)放大器486及計(jì)算組件431與第一存儲(chǔ)器陣列隔離)。根據(jù)各種實(shí)施例，移位電路423可布置為例如感測(cè)放大器486的部分(例如，在感測(cè)放大器486內(nèi))。雖然圖4中所示的移位電路423包含用以將特定感測(cè)電路450(例如，特定感測(cè)放大器486及對(duì)應(yīng)計(jì)算組件431)耦合到特定對(duì)的互補(bǔ)數(shù)字線405-1(D)及405-2(D_)(例如，DIGIT(n)及DIGIT(n)_)的隔離晶體管421-1及421-2，及經(jīng)布置以將特定感測(cè)電路450耦合到在特定方向上的鄰近對(duì)的互補(bǔ)數(shù)字線(例如，圖4中右側(cè)所示的鄰近數(shù)字線DIGIT(n+1)及DIGIT(n+1)_)的隔離晶體管421-3及421-4，但是本發(fā)明的實(shí)施例不限于此。例如，移位電路可包含用以將特定感測(cè)電路耦合到特定對(duì)的互補(bǔ)數(shù)字線(例如，DIGIT(n)及DIGIT(n)_)的隔離晶體管421-1及421-2，及經(jīng)布置以用以將特定感測(cè)電路耦合到在另一特定方向上的鄰近對(duì)的互補(bǔ)數(shù)字線(例如，圖4中左側(cè)所示的鄰近數(shù)字線DIGIT(n-1)及DIGIT(n-1)_)的隔離晶體管421-3及421-4。本發(fā)明的實(shí)施例不限于圖4中所示的移位電路423的配置。在若干實(shí)施例中，例如圖4中所示的移位電路423可例如結(jié)合執(zhí)行計(jì)算函數(shù)(例如加法及減法函數(shù))而操作(例如，連同感測(cè)放大器486及計(jì)算組件431一起)，而未經(jīng)由I/O線(例如，本地I/O線(IO/IO_))將數(shù)據(jù)傳送出感測(cè)電路450。雖然圖4中未展示，但是存儲(chǔ)器單元的每一列可耦合到列解碼線，所述列解碼線可經(jīng)激活以經(jīng)由本地I/O線將數(shù)據(jù)值從對(duì)應(yīng)感測(cè)放大器486及/或計(jì)算組件431傳送到陣列外部的控制組件，例如外部處理資源(例如，主機(jī)處理器及/或其它功能單元電路)。列解碼線可耦合到列解碼器。然而，如本文中所描述，在若干實(shí)施例中，根據(jù)本發(fā)明的實(shí)施例，數(shù)據(jù)無(wú)需經(jīng)由此類I/O線傳送以執(zhí)行邏輯運(yùn)算。在若干實(shí)施例中，移位電路423可例如結(jié)合執(zhí)行PIMD指令(例如，未將數(shù)據(jù)傳送到陣列外部的控制組件)而連同感測(cè)放大器486及計(jì)算組件431一起操作，以執(zhí)行例如加法及減法函數(shù)的計(jì)算函數(shù)。感測(cè)電路450可以若干模式操作以執(zhí)行邏輯運(yùn)算，包含其中最初將邏輯運(yùn)算的結(jié)果存儲(chǔ)于感測(cè)放大器486中的第一模式，及其中最初將邏輯運(yùn)算的結(jié)果存儲(chǔ)于計(jì)算組件431中的第二模式。下文結(jié)合圖5及6描述感測(cè)電路450以第一模式的操作。另外，感測(cè)電路450可以感測(cè)前(例如，在邏輯運(yùn)算控制信號(hào)作用之前觸發(fā)感測(cè)放大器)及感測(cè)后(例如，在邏輯運(yùn)算控制信號(hào)作用之后觸發(fā)感測(cè)放大器)模式兩者操作，而最初將邏輯運(yùn)算的結(jié)果存儲(chǔ)于感測(cè)放大器486中。如下文進(jìn)一步描述，感測(cè)放大器486可連同計(jì)算組件431一起操作以對(duì)存儲(chǔ)于陣列430中的操作數(shù)執(zhí)行各種邏輯運(yùn)算，而未經(jīng)由數(shù)字線地址存取傳送數(shù)據(jù)(例如，未觸發(fā)列解碼信號(hào)，使得數(shù)據(jù)經(jīng)由本地I/O線傳送到陣列外部的電路及感測(cè)電路)。在若干實(shí)施例中，還可將邏輯運(yùn)算的結(jié)果存儲(chǔ)回到陣列而未觸發(fā)列解碼信號(hào)。下文結(jié)合圖5及6描述圖4的感測(cè)電路450的實(shí)例運(yùn)算及/或功能性，且在表1中概述。運(yùn)算累加器感測(cè)放大器AND未改變結(jié)果OR未改變結(jié)果NOT未改變結(jié)果SHIFT未改變移位數(shù)據(jù)表1圖5說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的與使用感測(cè)電路執(zhí)行若干邏輯運(yùn)算相關(guān)聯(lián)的時(shí)序圖。圖5說(shuō)明與對(duì)第一操作數(shù)(例如，數(shù)據(jù)值)及第二操作數(shù)執(zhí)行AND邏輯運(yùn)算相關(guān)聯(lián)的時(shí)序圖。在此實(shí)例中，第一操作數(shù)存儲(chǔ)于耦合到第一存取線(例如，ROWX)的存儲(chǔ)器單元中，且第二操作數(shù)存儲(chǔ)于耦合到第二存取線(例如，ROWY)的存儲(chǔ)器單元中。雖然實(shí)例指代對(duì)存儲(chǔ)于對(duì)應(yīng)于特定列的單元中的數(shù)據(jù)執(zhí)行AND，但是實(shí)施例不限于此。例如，整個(gè)行的數(shù)據(jù)值可與不同行的數(shù)據(jù)值并行地進(jìn)行AND。例如，如果陣列包括2,048列，那么可并行執(zhí)行2,048個(gè)AND運(yùn)算。圖5說(shuō)明與操作感測(cè)電路(例如，450)以執(zhí)行AND邏輯運(yùn)算相關(guān)聯(lián)的若干控制信號(hào)?！癊Q”對(duì)應(yīng)于施加到感測(cè)放大器486的平衡信號(hào)，“ROWX”對(duì)應(yīng)于施加到存取線484-X的激活信號(hào)，“ROWY”對(duì)應(yīng)于施加到存取線484-Y的激活信號(hào)，“Act”及“RnIF”對(duì)應(yīng)于施加到感測(cè)放大器486的相應(yīng)正及負(fù)控制信號(hào)，“LOAD”對(duì)應(yīng)于負(fù)載控制信號(hào)(例如，圖4中所示的LOAD/PASSD及LOAD/PASSDb)，且“AND”對(duì)應(yīng)于圖4中所示的AND控制信號(hào)。圖5還說(shuō)明波形圖592-1、592-2、592-3及592-4，其展示在RowX及RowY數(shù)據(jù)值的各種數(shù)據(jù)值組合的AND邏輯運(yùn)算期間，對(duì)應(yīng)于感測(cè)放大器486的數(shù)字線D及D_上及對(duì)應(yīng)于計(jì)算組件431(例如，Accum)的節(jié)點(diǎn)S1及S2上的信號(hào)(例如，電壓信號(hào))(例如，圖592-1、592-2、592-3及592-4對(duì)應(yīng)于相應(yīng)數(shù)據(jù)值組合00、10、01、11)。雖然下文描述的實(shí)例指代圖4中所示的感測(cè)電路，但是實(shí)施例不限于此。例如，其它感測(cè)電路配置可用以結(jié)合執(zhí)行PIMD指令而執(zhí)行邏輯運(yùn)算。再者，應(yīng)注意，雖然僅詳細(xì)描述AND、OR及NOT邏輯運(yùn)算，但是此類邏輯運(yùn)算可用以執(zhí)行例如更復(fù)雜運(yùn)算，例如算術(shù)運(yùn)算。與結(jié)合執(zhí)行AND運(yùn)算而將存儲(chǔ)于耦合到列484-X的單元中的一第一數(shù)據(jù)值加載(例如，復(fù)制)到累加器中(例如，到計(jì)算組件431的鎖存器中)相關(guān)聯(lián)的偽碼的實(shí)例概述如下：將RowX復(fù)制到累加器中：去激活EQ激活RowX觸發(fā)感測(cè)放大器(在此之后RowX數(shù)據(jù)駐留在感測(cè)放大器中)激活LOAD(感測(cè)放大器數(shù)據(jù)(RowX)傳送到累加器的節(jié)點(diǎn)S1及S2且動(dòng)態(tài)地駐留在其處)去激活LOAD去激活RowX預(yù)充電在上述偽碼中，如圖5中所示，“停用EQ”指示在t1時(shí)去激活對(duì)應(yīng)于感測(cè)放大器486的平衡信號(hào)(圖5中所示的EQ信號(hào))(例如，使得互補(bǔ)數(shù)字線(例如，405-1(D)及405-2(D_))不再短接到平衡電壓VDD/2)。在去激活平衡之后，如由偽碼中的“激活RowX”所指示且如圖5中的信號(hào)RowX在t2時(shí)所示，激活選定行(例如，ROWX)。當(dāng)施加到ROWX的電壓信號(hào)達(dá)到對(duì)應(yīng)于選定單元的存取晶體管(例如，482-2)的閾值電壓(Vt)時(shí)，所述存取晶體管接通且將數(shù)字線(例如，405-2(D_))耦合到選定單元(例如，到電容器483-2)，這產(chǎn)生數(shù)字線之間的差分電壓信號(hào)。在激活RowX之后，在上述偽碼中，“觸發(fā)感測(cè)放大器”指示啟用感測(cè)放大器486。例如，如圖5中在t3時(shí)所示，ACT正控制信號(hào)(例如，如圖5中所示的534)變高，且RnIF負(fù)控制信號(hào)(例如，如圖5中所示的528)變低，這放大405-1(D)與D_405-2之間的差分信號(hào)，而導(dǎo)致對(duì)應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的電壓(例如，GND)在數(shù)字線405-1(D)上(且對(duì)應(yīng)于另一邏輯狀態(tài)的電壓在互補(bǔ)數(shù)字線405-2(D_)上)。感測(cè)數(shù)據(jù)值存儲(chǔ)于感測(cè)放大器486(例如，主要鎖存器)中。在此實(shí)例中，RowX數(shù)據(jù)值存儲(chǔ)于感測(cè)放大器486中。即，如果RowX數(shù)據(jù)值是“0”(例如，圖592-1及592-3)，那么感測(cè)放大器486存儲(chǔ)“0”，且如果RowX數(shù)據(jù)值是“1”(例如，圖592-2及592-4)，那么存儲(chǔ)“1”。應(yīng)注意，在圖4中，RowX存儲(chǔ)器單元(例如，包括存取裝置482-2及存儲(chǔ)元件483-2的存儲(chǔ)器單元)耦合到互補(bǔ)數(shù)字線D_，而RowY存儲(chǔ)器單元(例如，包括存取裝置482-1及存儲(chǔ)元件483-1的存儲(chǔ)器單元)耦合到數(shù)字線D。因此，存儲(chǔ)于RowX存儲(chǔ)器單元中且對(duì)應(yīng)于“0”數(shù)據(jù)值的電荷引起數(shù)字線D_(RowX存儲(chǔ)器單元耦合到其)上的電壓變高，且存儲(chǔ)于RowY存儲(chǔ)器單元中且對(duì)應(yīng)于“1”數(shù)據(jù)值的電荷引起數(shù)字線D_上的電壓變低。因而，RowX及RowY存儲(chǔ)器單元存儲(chǔ)的數(shù)據(jù)狀態(tài)及電荷之間存在相反對(duì)應(yīng)。因此，將“1”寫(xiě)入到RowX存儲(chǔ)器單元包含將不同于存儲(chǔ)于RowY存儲(chǔ)器單元的存儲(chǔ)元件482-1上的電壓的電壓存儲(chǔ)于對(duì)應(yīng)存儲(chǔ)元件482-2上以寫(xiě)入“1”。在觸發(fā)感測(cè)放大器之后，在上述偽碼中，如圖5中在t4時(shí)所示，“激活LOAD”指示LOAD控制信號(hào)變高，而引起負(fù)載晶體管418-1及418-2導(dǎo)通。以此方式，激活LOAD控制信號(hào)啟用計(jì)算組件431的次要鎖存器(例如，累加器)。存儲(chǔ)于感測(cè)放大器486中的感測(cè)數(shù)據(jù)值傳送(例如，復(fù)制)到次要鎖存器。如圖592-1至592-4中所示，次要鎖存器(例如，Accum)的輸入端(例如，節(jié)點(diǎn)S1及S2)處的行為指示次要鎖存器加載有RowX數(shù)據(jù)值。如圖5中所示，存儲(chǔ)于累加器的次要鎖存器中(例如，動(dòng)態(tài)地存儲(chǔ)于節(jié)點(diǎn)S1及S2上)的值可如圖592-1及592-2中所示般翻轉(zhuǎn)，或如圖592-3及592-4中所示般不翻轉(zhuǎn)，這取決于先前存儲(chǔ)于次要鎖存器中的數(shù)據(jù)值。在次要鎖存器加載有存儲(chǔ)于感測(cè)放大器中(且存在于數(shù)字線405-1(D)及405-2(D_)上)的數(shù)據(jù)值之后，在上述偽碼中，如圖5中在t5所示，“去激活LOAD”指示LOAD控制信號(hào)變回低，以引起負(fù)載晶體管418-1及418-2停止導(dǎo)通且由此使次要鎖存器與互補(bǔ)數(shù)字線隔離。然而，數(shù)據(jù)值保持動(dòng)態(tài)地存儲(chǔ)于次要鎖存器中。在將數(shù)據(jù)值存儲(chǔ)于次要鎖存器中之后，如由“去激活RowX”所指示且如圖5中在t6時(shí)所示，去激活經(jīng)激活行(例如，ROWX)，這可停用(例如，關(guān)斷)存取晶體管(例如，482-2)以使選定單元與對(duì)應(yīng)數(shù)字線解耦合。選定行一經(jīng)去激活且存儲(chǔ)器單元一與數(shù)字線隔離，便可如由上述偽碼中的“預(yù)充電”所指示那樣對(duì)數(shù)字線進(jìn)行預(yù)充電。數(shù)字線的預(yù)充電可由平衡操作(如圖5中由EQ信號(hào)在t7變高指示)完成。如圖592-1到592-4中的每一者中所示，在t7時(shí)，平衡操作引起數(shù)字線D及D_上的電壓各自回到VDD/2。平衡可發(fā)生于例如存儲(chǔ)器單元感測(cè)操作之前及/或邏輯運(yùn)算階段(下文描述)之前。與對(duì)第一數(shù)據(jù)值(現(xiàn)存儲(chǔ)于感測(cè)放大器486及計(jì)算組件431的次要鎖存器中)及第二數(shù)據(jù)值(存儲(chǔ)于包括存取裝置482-1及存儲(chǔ)元件483-1的RowY存儲(chǔ)器單元中)執(zhí)行AND或OR運(yùn)算相關(guān)聯(lián)的后續(xù)運(yùn)算階段包含：取決于是否應(yīng)執(zhí)行的AND或OR而執(zhí)行特定步驟。下文概述與對(duì)第一數(shù)據(jù)值(例如，駐留在次要鎖存器中的RowX數(shù)據(jù)值)及第二數(shù)據(jù)值(例如，RowY數(shù)據(jù)值)“進(jìn)行AND(ANDing)”及“進(jìn)行OR(ORing)”相關(guān)聯(lián)的偽碼的實(shí)例。與對(duì)數(shù)據(jù)值“進(jìn)行AND”相關(guān)聯(lián)的實(shí)例偽碼可包含：去激活EQ激活RowY觸發(fā)感測(cè)放大器(在此之后RowY數(shù)據(jù)駐留在感測(cè)放大器中)去激活RowY在下一操作中，邏輯運(yùn)算的結(jié)果將置于感測(cè)放大器中，這將覆寫(xiě)經(jīng)激活(例如，開(kāi)放)的任何行。即使當(dāng)RowY經(jīng)去激活(例如，關(guān)閉)時(shí)，感測(cè)放大器仍含有RowY數(shù)據(jù)值。激活A(yù)ND這導(dǎo)致感測(cè)放大器被寫(xiě)入函數(shù)(例如，RowXANDRowY)的值如果累加器含有“0”(即，節(jié)點(diǎn)S2上的電壓對(duì)應(yīng)于“0”且節(jié)點(diǎn)S1上的電壓對(duì)應(yīng)于“1”)，那么感測(cè)放大器數(shù)據(jù)寫(xiě)入到“0”如果累加器含有“1”(即，節(jié)點(diǎn)S2上的電壓對(duì)應(yīng)于“1”且節(jié)點(diǎn)S1上的電壓對(duì)應(yīng)于“0”)，那么感測(cè)放大器數(shù)據(jù)保持未改變(RowY數(shù)據(jù))此操作使累加器中的數(shù)據(jù)保持未改變。去激活A(yù)ND預(yù)充電如圖5中所示，在t8時(shí)停用平衡(例如，EQ變低)，且如上述偽碼中由“激活RowY”所指示，在t9時(shí)激活選定行(例如，ROWY)。當(dāng)施加到ROWY的電壓信號(hào)達(dá)到對(duì)應(yīng)于選定RowY單元的存取晶體管(例如，482-1)的閾值電壓(Vt)時(shí)，所述存取晶體管接通且將數(shù)字線(例如，D_405-1)耦合到選定單元(例如，到電容器483-1)，這產(chǎn)生數(shù)字線之間的差分電壓信號(hào)。在激活RowY之后，在上述偽碼中，“觸發(fā)感測(cè)放大器”指示感測(cè)放大器486經(jīng)啟用以放大405-1(D)與405-2(D_)之間的差分信號(hào)，而導(dǎo)致對(duì)應(yīng)于邏輯1的電壓(例如，VDD)或?qū)?yīng)于邏輯0的電壓(例如，GND)在數(shù)字線405-1(D)上(且對(duì)應(yīng)于另一邏輯狀態(tài)的電壓在互補(bǔ)數(shù)字線405-2(D_)上)。如圖5中在t10時(shí)所示，ACT正控制信號(hào)變高且RnIF負(fù)控制信號(hào)變低，以啟用(例如，觸發(fā))感測(cè)放大器。如先前描述，來(lái)自RowY存儲(chǔ)器單元的感測(cè)數(shù)據(jù)值存儲(chǔ)于感測(cè)放大器486的主要鎖存器中。次要鎖存器仍存儲(chǔ)先前復(fù)制到其的來(lái)自RowX存儲(chǔ)器單元482-2的數(shù)據(jù)值(例如，經(jīng)由節(jié)點(diǎn)S1及S2存儲(chǔ)于動(dòng)態(tài)鎖存器中的值未改變)。在將第二數(shù)據(jù)值(例如，存儲(chǔ)于RowY存儲(chǔ)器單元中的數(shù)據(jù)值)存儲(chǔ)于感測(cè)放大器486的主要鎖存器中之后，如果不期望將AND邏輯運(yùn)算的結(jié)果存儲(chǔ)回于RowY存儲(chǔ)器單元中，那么可去激活選定行(例如，ROWY)(例如，如由“關(guān)閉RowY”所指示)。然而，圖5展示RowY保持激活(例如，開(kāi)放)，使得可將邏輯運(yùn)算的結(jié)果(例如，AND運(yùn)算的結(jié)果)存儲(chǔ)回于RowY存儲(chǔ)器單元中。隔離RowY存儲(chǔ)器單元可通過(guò)停用(例如，關(guān)斷)存取晶體管482-1以使選定RowY單元與數(shù)字線405-1(D)解耦合而完成。在選定RowY經(jīng)配置(例如，以隔離或未隔離RowY存儲(chǔ)器)之后，AND控制信號(hào)變高(例如，如圖5中在t11時(shí)所示或如上述偽碼中的“激活A(yù)ND”所指示)，而引起傳遞晶體管493-1導(dǎo)通。以此方式，激活A(yù)ND控制信號(hào)引起將邏輯運(yùn)算的結(jié)果(例如，RowXANDRowY的值)寫(xiě)入到感測(cè)放大器486。運(yùn)用存儲(chǔ)于計(jì)算組件331中(例如，存儲(chǔ)于用作累加器的次要存儲(chǔ)器中)的第一數(shù)據(jù)值(例如，RowX存儲(chǔ)器單元的數(shù)據(jù)值)及存儲(chǔ)于感測(cè)放大器486中的第二數(shù)據(jù)值(例如，RowY存儲(chǔ)器單元的數(shù)據(jù)值)，如果次要鎖存器含有“0”(例如，節(jié)點(diǎn)S2上的電壓對(duì)應(yīng)于“0”，且節(jié)點(diǎn)S1上的電壓對(duì)應(yīng)于“1”)，那么感測(cè)放大器數(shù)據(jù)寫(xiě)入到“0”(與先前存儲(chǔ)于感測(cè)放大器中的數(shù)據(jù)值無(wú)關(guān))，這是因?yàn)楣?jié)點(diǎn)S1上的電壓對(duì)應(yīng)于“1”引起晶體管409-1導(dǎo)通，由此通過(guò)晶體管409-1、傳遞晶體管493-1及數(shù)字線405-1(D)將感測(cè)放大器486耦合到接地。應(yīng)注意，當(dāng)邏輯AND運(yùn)算的任何操作數(shù)是“0”時(shí)，結(jié)果是“0”。在此實(shí)例中，當(dāng)?shù)诙?shù)據(jù)值(例如，存儲(chǔ)于次要鎖存器中的數(shù)據(jù)值)是“0”時(shí)，AND運(yùn)算的結(jié)果是“0”，而與第一數(shù)據(jù)值無(wú)關(guān)。因而，最初存儲(chǔ)于感測(cè)放大器486中的AND運(yùn)算的結(jié)果(例如，邏輯“0”)及次要鎖存器(例如，累加器)中的數(shù)據(jù)值保持未改變(例如，其保持RowX數(shù)據(jù)值)。如果次要鎖存器存儲(chǔ)“1”(例如，RowX數(shù)據(jù)值是“1”)，那么AND運(yùn)算的結(jié)果取決于存儲(chǔ)在感測(cè)放大器486中的數(shù)據(jù)值(例如，RowY數(shù)據(jù)值)。如果存儲(chǔ)于感測(cè)放大器486中的RowY數(shù)據(jù)值也是“1”，那么AND運(yùn)算的結(jié)果應(yīng)為“1”，但是如果存儲(chǔ)于感測(cè)放大器486中的RowY數(shù)據(jù)值是“0”，那么AND運(yùn)算的結(jié)果應(yīng)為“0”。感測(cè)電路450經(jīng)配置使得如果次要鎖存器含有“1”(例如，節(jié)點(diǎn)S2上的電壓對(duì)應(yīng)于“1”，且節(jié)點(diǎn)S1上的電壓對(duì)應(yīng)于“0”)，那么晶體管409-1未導(dǎo)通，感測(cè)放大器未經(jīng)耦合到接地(如上文描述)，且先前存儲(chǔ)于感測(cè)放大器486中的數(shù)據(jù)值(例如，RowY數(shù)據(jù)值)保持未改變。因而，如果RowY數(shù)據(jù)值是“1”，那么AND運(yùn)算結(jié)果是“1”，且如果RowY數(shù)據(jù)值是“0”，那么AND運(yùn)算結(jié)果是“0”。此操作使次要鎖存器中的數(shù)據(jù)值(例如，RowX數(shù)據(jù)值)保持未改變。如圖5中所指示，在t12時(shí)，AND控制信號(hào)變低(例如，“去激活A(yù)ND”，如上述偽碼中所示)，而引起傳遞晶體管493-1停止導(dǎo)通以使感測(cè)放大器486(及數(shù)字線405-1(D))與接地隔離。如果先前未完成，那么可去激活RowY(如圖5中在t13時(shí)所示)且可停用感測(cè)放大器486(如圖5中在t14時(shí)通過(guò)ACT正控制信號(hào)變低且RnIF負(fù)控制信號(hào)變高所示)。在隔離數(shù)字線的情況下，如先前描述，可執(zhí)行“預(yù)充電”以預(yù)充電數(shù)字線(例如，經(jīng)由平衡操作)(例如，如通過(guò)圖5中所示EQ信號(hào)在t14時(shí)變高所指示)。替代地，圖5展示對(duì)于涉及操作數(shù)的可能組合(例如，RowX/RowY數(shù)據(jù)值00、10、01及11)中的每一者的AND邏輯運(yùn)算，耦合到感測(cè)放大器(例如，圖4中所示的486)的數(shù)字線(例如，圖4中所示的405-1(D)及405-2(D_))上的電壓信號(hào)的行為，及計(jì)算組件(例如，圖4中所示的431)的次要鎖存器的節(jié)點(diǎn)S1及S1上的電壓信號(hào)的行為。雖然圖5中說(shuō)明的時(shí)序圖及上述偽碼指示在開(kāi)始將第二操作數(shù)(例如，RowY數(shù)據(jù)值)加載到感測(cè)放大器中之后起始AND邏輯運(yùn)算，但是圖4中所示的電路可通過(guò)在開(kāi)始將第二操作數(shù)(例如，RowY數(shù)據(jù)值)加載到感測(cè)放大器中之前起始AND邏輯運(yùn)算而操作。圖6說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的與使用感測(cè)電路執(zhí)行若干邏輯運(yùn)算相關(guān)聯(lián)的時(shí)序圖。圖6說(shuō)明與對(duì)第一操作數(shù)(例如，數(shù)據(jù)值)及第二操作數(shù)執(zhí)行OR邏輯運(yùn)算相關(guān)聯(lián)的時(shí)序圖。在此實(shí)例中，第一操作數(shù)存儲(chǔ)于耦合到第一存取線(例如，ROWX)的存儲(chǔ)器單元中，且第二操作數(shù)存儲(chǔ)于耦合到第二存取線(例如，ROWY)的存儲(chǔ)器單元中。圖6說(shuō)明與操作感測(cè)電路(例如，450)相關(guān)聯(lián)以執(zhí)行AND邏輯運(yùn)算的若干控制信號(hào)?！癊Q”對(duì)應(yīng)于施加到感測(cè)放大器486的平衡信號(hào)，“ROWX”對(duì)應(yīng)于施加到存取線484-X的激活信號(hào)，“ROWY”對(duì)應(yīng)于施加到存取線484-Y的激活信號(hào)，“Act”及“RnIF”對(duì)應(yīng)于施加到感測(cè)放大器486的相應(yīng)正及負(fù)控制信號(hào)，“LOAD”對(duì)應(yīng)于負(fù)載控制信號(hào)(例如，圖4中所示的LOAD/PASSD及LOAD/PASSDb)，且“OR”對(duì)應(yīng)于圖4中所示的OR控制信號(hào)。圖6還說(shuō)明波形圖694-1、694-2、694-3及694-4，其展示在RowX及RowY數(shù)據(jù)值的各種數(shù)據(jù)值組合的OR邏輯運(yùn)算期間，對(duì)應(yīng)于感測(cè)放大器486的數(shù)字線D及D_上及對(duì)應(yīng)于計(jì)算組件431(例如，Accum)的節(jié)點(diǎn)S1及S2上的信號(hào)(例如，電壓信號(hào))(例如，圖694-1、694-2、694-3及694-4對(duì)應(yīng)于相應(yīng)數(shù)據(jù)值組合00、10、01、11)。如先前結(jié)合圖5描述(例如，圖5中所示的時(shí)間t1到t7)，下文描述的OR運(yùn)算將RowX數(shù)據(jù)值假定為加載到感測(cè)放大器486中且到計(jì)算組件431的次要鎖存器(例如，累加器)中。與對(duì)數(shù)據(jù)值“進(jìn)行OR”相關(guān)聯(lián)的實(shí)例偽碼可包含：去激活EQ激活RowY觸發(fā)感測(cè)放大器(在此之后RowY數(shù)據(jù)駐留在感測(cè)放大器中)去激活RowY當(dāng)RowY經(jīng)去激活(例如，關(guān)閉)時(shí)，感測(cè)放大器仍含有RowY數(shù)據(jù)值。激活OR此導(dǎo)致感測(cè)放大器被寫(xiě)入邏輯運(yùn)算(例如，RowXORRowY)的值，這可如下那樣覆寫(xiě)來(lái)自先前存儲(chǔ)于感測(cè)放大器中的RowY的數(shù)據(jù)值：如果累加器含有“0”(即，節(jié)點(diǎn)S2上的電壓對(duì)應(yīng)于“0”且節(jié)點(diǎn)S1上的電壓對(duì)應(yīng)于“1”)，那么感測(cè)放大器數(shù)據(jù)保持未改變(RowY數(shù)據(jù))如果累加器含有“1”(即，節(jié)點(diǎn)S2上的電壓對(duì)應(yīng)于“1”且節(jié)點(diǎn)S1上的電壓對(duì)應(yīng)于“0”)，那么感測(cè)放大器數(shù)據(jù)寫(xiě)入到“1”此操作使累加器中的數(shù)據(jù)保持未改變。去激活OR預(yù)充電上述偽碼中所示的“去激活EQ”(圖6中在t8時(shí)所示)、“激活RowY”(圖6中在t9時(shí)所示)、“觸發(fā)感測(cè)放大器”(圖6中在t10時(shí)所示)及“去激活RowY”(圖6中在t13時(shí)所示，且其可發(fā)生于起始特定邏輯運(yùn)算控制信號(hào)之前)指示與先前關(guān)于AND運(yùn)算偽碼所描述相同的功能性。RowY可適當(dāng)配置(例如，如果邏輯運(yùn)算結(jié)果待存儲(chǔ)于RowY存儲(chǔ)器單元中那么激活，或如果邏輯運(yùn)算的結(jié)果將不存儲(chǔ)于RowY存儲(chǔ)器單元中那么去激活以隔離RowY存儲(chǔ)器單元)。接著，如由上述偽碼中的“開(kāi)放OR”所指示，可激活OR控制信號(hào)(例如，圖6中在t11時(shí))，這致使傳遞晶體管493-2導(dǎo)通。以此方式，激活OR控制信號(hào)引起將運(yùn)算(例如，RowXORRowY)的結(jié)果值存儲(chǔ)于感測(cè)放大器486中。運(yùn)用存儲(chǔ)于次要鎖存器中的RowX數(shù)據(jù)值(例如，第一數(shù)據(jù)值)及存儲(chǔ)于感測(cè)放大器486中的RowY數(shù)據(jù)值(例如，第二數(shù)據(jù)值)，如果次要鎖存器(例如，Accum)含有“0”(例如，節(jié)點(diǎn)S2上的電壓對(duì)應(yīng)于“0”，且節(jié)點(diǎn)S1上的電壓對(duì)應(yīng)于“1”)，那么OR運(yùn)算的結(jié)果取決于存儲(chǔ)于感測(cè)放大器486中的數(shù)據(jù)值(例如，RowY數(shù)據(jù)值)。如果存儲(chǔ)于感測(cè)放大器486中的RowY數(shù)據(jù)值是“1”，那么OR運(yùn)算的結(jié)果應(yīng)為“1”，但是如果存儲(chǔ)于感測(cè)放大器486中的RowY數(shù)據(jù)值是“0”，那么OR運(yùn)算的結(jié)果應(yīng)為“0”。感測(cè)放大器450經(jīng)配置使得如果次要鎖存器含有“0”，那么在節(jié)點(diǎn)S2上的電壓對(duì)應(yīng)于“0”的情況下，晶體管409-2關(guān)斷且不導(dǎo)通(且傳遞晶體管493-1也關(guān)斷，這是因?yàn)锳ND控制信號(hào)未被斷言)，使得感測(cè)放大器486未耦合到接地(例如，在任一輸入端處)，且先前存儲(chǔ)于感測(cè)放大器486中的數(shù)據(jù)值保持未改變(例如，RowY數(shù)據(jù)值使得如果RowY數(shù)據(jù)值是“1”那么OR運(yùn)算結(jié)果是“1”，且如果RowY數(shù)據(jù)值是“0”那么OR運(yùn)算結(jié)果是“0”)。如果次要鎖存器含有“1”(例如，節(jié)點(diǎn)S2上的電壓對(duì)應(yīng)于“1”，且節(jié)點(diǎn)S1上的電壓對(duì)應(yīng)于“0”)，那么晶體管409-2導(dǎo)通(傳遞晶體管493-2一樣也導(dǎo)通，這是因?yàn)镺R控制信號(hào)經(jīng)斷言)，且耦合到數(shù)字線405-2(D_)的感測(cè)放大器486輸入端耦合到接地，這是因?yàn)楣?jié)點(diǎn)S2上的電壓對(duì)應(yīng)于“1”引起晶體管409-2連同傳遞晶體管493-2(其由于OR控制信號(hào)經(jīng)斷言而也導(dǎo)通)一起導(dǎo)通。以此方式，作為OR運(yùn)算的結(jié)果，當(dāng)次要鎖存器含有“1”時(shí)，“1”最初存儲(chǔ)于感測(cè)放大器486中，而與先前存儲(chǔ)于感測(cè)放大器486中的數(shù)據(jù)值無(wú)關(guān)。此操作使累加器中的數(shù)據(jù)保持未改變。替代地，圖6展示對(duì)于涉及操作數(shù)的可能組合(例如，RowX/RowY數(shù)據(jù)值00、10、01及11)中的每一者的OR邏輯運(yùn)算，耦合到感測(cè)放大器(例如，圖6中所示的486)的數(shù)字線(例如，圖6中所示的405-1(D)及405-2(D_))上的電壓信號(hào)的行為，及計(jì)算組件431的次要鎖存器的節(jié)點(diǎn)S1及S2上的電壓信號(hào)的行為。如圖6中在t12時(shí)所示且如由上述偽碼中的“去激活OR”所指示，在最初將OR運(yùn)算的結(jié)果存儲(chǔ)于感測(cè)放大器486中之后，OR控制信號(hào)變低，這引起傳遞晶體管493-2停止導(dǎo)通且使感測(cè)放大器486(及數(shù)字線D405-2)與接地隔離。如果先前未去激活，那么可去激活RowY(如圖6中在t13時(shí)所示)且可停用感測(cè)放大器486(如圖6中在t14時(shí)通過(guò)ACT正控制信號(hào)變低且RnIF負(fù)控制信號(hào)變高所示)。在隔離數(shù)字線D/D_的情況下，如由上述偽碼中的“預(yù)充電”所指示，可執(zhí)行數(shù)字線的預(yù)充電。圖4中所示的感測(cè)電路450還可經(jīng)操作以通過(guò)將未反轉(zhuǎn)數(shù)據(jù)值加載到計(jì)算組件531的次要鎖存器(例如，累加器)中且使用所述數(shù)據(jù)值來(lái)反轉(zhuǎn)感測(cè)放大器486中的數(shù)據(jù)值而執(zhí)行NOT(例如，反轉(zhuǎn))運(yùn)算。例如，啟用ORinv控制信號(hào)引起晶體管414-1導(dǎo)通，且啟用ANDinv控制信號(hào)引起晶體管414-2導(dǎo)通。與執(zhí)行NOT運(yùn)算相關(guān)聯(lián)的實(shí)例偽碼包含：將RowX復(fù)制到累加器中去激活EQ激活RowX觸發(fā)感測(cè)放大器(在此之后RowX數(shù)據(jù)駐留在感測(cè)放大器中)激活LOAD(感測(cè)放大器數(shù)據(jù)(RowX)傳送到累加器的節(jié)點(diǎn)S1及S2且動(dòng)態(tài)地駐留在其處)去激活LOAD激活A(yù)NDinv及ORinv(這將互補(bǔ)數(shù)據(jù)值置于數(shù)字線)這導(dǎo)致感測(cè)放大器中的數(shù)據(jù)值被反轉(zhuǎn)(例如，感測(cè)放大器鎖存器翻轉(zhuǎn))此操作使累加器中的數(shù)據(jù)保持未改變?nèi)ゼせ預(yù)NDinv及ORinv去激活RowX預(yù)充電上述偽碼中所示的“去激活EQ”、“激活RowX”、“觸發(fā)感測(cè)放大器”、“激活LOAD”及“去激活LOAD”指示與上文在AND運(yùn)算及OR運(yùn)算的偽碼之前描述的“將RowX復(fù)制到累加器中”初始操作階段的偽碼中的相同操作相同的功能性。然而，可通過(guò)啟用且停用適當(dāng)反轉(zhuǎn)晶體管(例如，經(jīng)由ANDinv及ORinv信號(hào))將次要鎖存器中的數(shù)據(jù)值的互補(bǔ)版本置于數(shù)字線且因此傳送到感測(cè)放大器486，而非在將RowX數(shù)據(jù)加載到感測(cè)放大器486中且復(fù)制到次要鎖存器中之后去激活RowX且預(yù)充電。這導(dǎo)致感測(cè)放大器486從先前存儲(chǔ)于感測(cè)放大器中的真實(shí)數(shù)據(jù)值翻轉(zhuǎn)到存儲(chǔ)于感測(cè)放大器中的互補(bǔ)數(shù)據(jù)值(例如，反轉(zhuǎn)數(shù)據(jù)值)。即，可通過(guò)激活且去激活A(yù)NDinv及ORinv而將累加器中的數(shù)據(jù)值的真實(shí)或互補(bǔ)版本傳送到感測(cè)放大器486。此操作使累加器中的數(shù)據(jù)保持未改變。因?yàn)閳D4中所示的感測(cè)電路450最初將AND、OR及NOT邏輯運(yùn)算的結(jié)果存儲(chǔ)于感測(cè)放大器486中(例如，在感測(cè)放大器節(jié)點(diǎn)上)，所以此類邏輯運(yùn)算結(jié)果在邏輯運(yùn)算完成之后可容易地可快速地傳遞到(若干)經(jīng)激活(例如，開(kāi)放)行、開(kāi)放的(若干)行，及/或到計(jì)算組件431的次要鎖存器中。感測(cè)放大器486及AND、OR及/或NOT邏輯運(yùn)算的序列還可在感測(cè)放大器486觸發(fā)之前通過(guò)AND、OR、ANDinv及/或ORinv控制信號(hào)的適當(dāng)激活/去激活(及具有耦合到特定控制信號(hào)的柵極的對(duì)應(yīng)晶體管的操作)而互換。當(dāng)以此方式執(zhí)行邏輯運(yùn)算時(shí)，感測(cè)放大器486可預(yù)晶種有來(lái)自次要鎖存器的數(shù)據(jù)值，這可降低所利用的總電流，這是因?yàn)樵趯⒋鎯?chǔ)于次要鎖存器中的值復(fù)制到感測(cè)放大器486時(shí)，感測(cè)放大器486可未在全導(dǎo)軌電壓(例如，供應(yīng)電壓或接地/參考電壓)。具有預(yù)晶種感測(cè)放大器486的操作序列可將數(shù)字線中的一者強(qiáng)制到參考電壓(使互補(bǔ)數(shù)字線保持在VDD/2)，或可使互補(bǔ)數(shù)字線保持未改變。當(dāng)感測(cè)放大器486觸發(fā)時(shí)，感測(cè)放大器486將相應(yīng)數(shù)字線拉到全導(dǎo)軌。使用此操作序列會(huì)將數(shù)據(jù)覆寫(xiě)于開(kāi)放行中。如上文提及，根據(jù)本發(fā)明的實(shí)施例，移位電路423可用于使陣列430內(nèi)的數(shù)據(jù)值移位。用于存儲(chǔ)于耦合到RowX的存儲(chǔ)器單元中的數(shù)據(jù)值的右移位的實(shí)例偽碼可如下概述：去激活Norm且激活Shift去激活EQ激活RowX觸發(fā)感測(cè)放大器(在此之后，移位RowX數(shù)據(jù)駐留在感測(cè)放大器中)激活Norm且去激活Shift去激活RowX預(yù)充電在上述偽碼中，“去激活Norm且激活Shift”指示NORM控制信號(hào)變低引起移位電路423的隔離晶體管421-1及421-2不導(dǎo)通，這使感測(cè)放大器486與對(duì)應(yīng)互補(bǔ)數(shù)字線對(duì)隔離。SHIFT控制信號(hào)變高引起隔離晶體管421-3及421-4導(dǎo)通，由此將感測(cè)放大器486耦合到左鄰近對(duì)的互補(bǔ)數(shù)字線(例如，對(duì)于左鄰近對(duì)的互補(bǔ)數(shù)字線，在未導(dǎo)通隔離晶體管421-1及421-2的存儲(chǔ)器陣列側(cè)上)。在移位電路423經(jīng)配置之后，上述偽碼中所示的“去激活EQ”、“激活RowX”及“觸發(fā)感測(cè)放大器”指示與上文結(jié)合AND及OR邏輯運(yùn)算的偽碼描述的“將RowX復(fù)制到累加器中”初始操作階段的偽碼中的相同操作相同的功能性。在這些操作之后，耦合到左鄰近對(duì)的互補(bǔ)數(shù)字線的存儲(chǔ)器單元的RowX數(shù)據(jù)值右移位且存儲(chǔ)于感測(cè)放大器486中。在上述偽碼中，“激活Norm且去激活Shift”指示NORM控制信號(hào)變高引起移位電路423的隔離晶體管421-1及421-2導(dǎo)通，這將感測(cè)放大器486耦合到對(duì)應(yīng)互補(bǔ)數(shù)字線對(duì)，且SHIFT控制信號(hào)變低引起隔離晶體管421-3及421-4不導(dǎo)通，且使感測(cè)放大器486與左鄰近對(duì)的互補(bǔ)數(shù)字線隔離(例如，對(duì)于左鄰近對(duì)的互補(bǔ)數(shù)字線，在未導(dǎo)通隔離晶體管421-1及421-2的存儲(chǔ)器陣列側(cè)上)。由于RowX仍開(kāi)放，所以已右移位的RowX數(shù)據(jù)值通過(guò)隔離晶體管421-1及421-2傳送到耦合到對(duì)應(yīng)互補(bǔ)數(shù)字線對(duì)的RowX存儲(chǔ)器單元。在RowX數(shù)據(jù)值右移位到對(duì)應(yīng)互補(bǔ)數(shù)字線對(duì)之后，如由上述偽碼中的“去激活RowX”所指示，停用選定行(例如，ROWX)，這可通過(guò)存取晶體管關(guān)斷以使選定單元與對(duì)應(yīng)數(shù)字線解耦合而完成。選定行一經(jīng)關(guān)閉且存儲(chǔ)器單元一與數(shù)字線隔離，便可如由上述偽碼中的“預(yù)充電”所指示那樣對(duì)數(shù)字線進(jìn)行預(yù)充電。如上文描述，數(shù)字線的預(yù)充電可由平衡操作完成。用于存儲(chǔ)于耦合到RowX的存儲(chǔ)器單元中的數(shù)據(jù)值的左移位的實(shí)例偽碼可如下概述：激活Norm且去激活Shift去激活EQ激活RowX觸發(fā)感測(cè)放大器(在此之后RowX數(shù)據(jù)駐留在感測(cè)放大器中)去激活Norm且激活Shift將感測(cè)放大器數(shù)據(jù)(左移位RowX)傳送到RowX去激活RowX預(yù)充電圖7是說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的具有可選擇邏輯運(yùn)算選擇邏輯的感測(cè)電路的示意圖。圖7展示耦合到一對(duì)互補(bǔ)感測(cè)線705-1及705-2的感測(cè)放大器706，及經(jīng)由傳遞門(mén)707-1及707-2耦合到感測(cè)放大器706的計(jì)算組件731。傳遞門(mén)707-1及707-2的柵極可由邏輯運(yùn)算選擇邏輯信號(hào)PASS控制，所述信號(hào)PASS可從邏輯運(yùn)算選擇邏輯713-5輸出。圖7展示計(jì)算組件731標(biāo)記為“A”且感測(cè)放大器706標(biāo)記為“B”，以指示存儲(chǔ)于計(jì)算組件731中的數(shù)據(jù)值涉及圖9說(shuō)明的邏輯表中所示的“A”數(shù)據(jù)值，且存儲(chǔ)于感測(cè)放大器706中的數(shù)據(jù)值是“B”數(shù)據(jù)值。圖7中說(shuō)明的感測(cè)電路750包含邏輯運(yùn)算選擇邏輯713-5。在此實(shí)例中，邏輯713-5包括受控于邏輯運(yùn)算選擇邏輯信號(hào)PASS*的交換門(mén)742。邏輯運(yùn)算選擇邏輯713-5還包括四個(gè)邏輯選擇晶體管：邏輯選擇晶體管762，其耦合于交換晶體管742的柵極與TF信號(hào)控制線之間；邏輯選擇晶體管752，其耦合于傳遞門(mén)707-1及707-2的柵極與TT信號(hào)控制線之間；邏輯選擇晶體管754，其耦合于傳遞門(mén)707-1及707-2的柵極與FT信號(hào)控制線之間；及邏輯選擇晶體管764，其耦合于交換晶體管742的柵極與FF信號(hào)控制線之間。邏輯選擇晶體管762及752的柵極通過(guò)隔離晶體管750-1(具有耦合到ISO信號(hào)控制線的柵極)耦合到真實(shí)感測(cè)線(例如，705-1)，且邏輯選擇晶體管764及754的柵極通過(guò)隔離晶體管750-2(也具有耦合到ISO信號(hào)控制線的柵極)耦合到互補(bǔ)感測(cè)線(例如，705-2)。邏輯選擇晶體管752及754分別與如圖4中所示的晶體管493-1(耦合到AND信號(hào)控制線)及晶體管493-2(耦合到OR信號(hào)控制線)類似地布置。邏輯選擇晶體管752及754的操作基于在ISO信號(hào)經(jīng)斷言時(shí)TT及FT選擇信號(hào)的狀態(tài)及相應(yīng)互補(bǔ)感測(cè)線的數(shù)據(jù)值而是類似的。邏輯選擇晶體管762及764也以類似方式操作以控制交換晶體管742的連續(xù)性。即，為啟用(例如，接通)交換晶體管742，使真實(shí)感測(cè)線的數(shù)據(jù)值為“1”而激活TF控制信號(hào)(例如，高)，且使互補(bǔ)感測(cè)線的數(shù)據(jù)值為“1”而激活FF控制信號(hào)(例如，高)。如果對(duì)應(yīng)感測(cè)線(例如，特定邏輯選擇晶體管耦合到其的感測(cè)線)上的相應(yīng)控制信號(hào)或數(shù)據(jù)值中的任一者不為高，那么交換晶體管742將未由特定邏輯選擇晶體管啟用。PASS*控制信號(hào)不一定互補(bǔ)于PASS控制信號(hào)。例如，PASS及PASS*控制信號(hào)可均同時(shí)激活或去激活。然而，PASS及PASS*控制信號(hào)兩者的同時(shí)激活使互補(bǔ)感測(cè)線對(duì)短接在一起，這可為應(yīng)避免的破壞性配置。圖8中說(shuō)明的邏輯表中總結(jié)圖7中說(shuō)明的感測(cè)電路的邏輯運(yùn)算結(jié)果。圖10是說(shuō)明根據(jù)本發(fā)明的若干實(shí)施例的可由圖7中所示的感測(cè)電路實(shí)施的可選擇邏輯運(yùn)算結(jié)果的邏輯表。四個(gè)邏輯選擇控制信號(hào)(例如，TF、TT、FT及FF)連同存在于互補(bǔ)感測(cè)線的特定數(shù)據(jù)值一起可用以選擇多個(gè)邏輯運(yùn)算中的一者以實(shí)施，這涉及存儲(chǔ)于感測(cè)放大器706及計(jì)算組件731中的開(kāi)始數(shù)據(jù)值。四個(gè)控制信號(hào)連同存在于互補(bǔ)感測(cè)線的特定數(shù)據(jù)值一起控制傳遞門(mén)707-1及707-2以及交換晶體管742的連續(xù)性，這繼而在觸發(fā)之前/之后影響計(jì)算組件731及/或感測(cè)放大器706中的數(shù)據(jù)值?？蛇x擇地控制交換晶體管742的連續(xù)性的能力有利于實(shí)施涉及反轉(zhuǎn)數(shù)據(jù)值(例如，反轉(zhuǎn)操作數(shù)及/或反轉(zhuǎn)結(jié)果)等的邏輯運(yùn)算。圖8中說(shuō)明的邏輯表在844處展示欄A中所示的存儲(chǔ)于計(jì)算組件731中的開(kāi)始數(shù)據(jù)值，且在845處展示欄B中所示的存儲(chǔ)于感測(cè)放大器706中的開(kāi)始數(shù)據(jù)值。圖8的邏輯表中的其它3個(gè)頂部欄標(biāo)題(NOTOPEN、OPENTRUE及OPENINVERT)指代傳遞晶體管707-1及707-2以及交換晶體管742的連續(xù)性，取決于當(dāng)ISO控制信號(hào)經(jīng)斷言時(shí)，四個(gè)邏輯選擇控制信號(hào)(例如，TF、TT、FT及FF)連同存在于互補(bǔ)感測(cè)線對(duì)705-1及705-2上的特定數(shù)據(jù)值一起的狀態(tài)，其可分別控制為開(kāi)放或關(guān)閉?！癗otOpen”欄對(duì)應(yīng)于傳遞門(mén)707-1及707-2以及交換晶體管742兩者均處于未導(dǎo)通狀況，“OpenTrue”對(duì)應(yīng)于傳遞門(mén)707-1及707-2處于導(dǎo)通狀況，且“OpenInvert”對(duì)應(yīng)于交換晶體管742處于導(dǎo)通狀況。圖8的邏輯表中未反映對(duì)應(yīng)于傳遞門(mén)707-1及707-2以及交換晶體管742兩者均處于導(dǎo)通狀況的配置，這是因?yàn)榇藢?dǎo)致感測(cè)線短接在一起。經(jīng)由對(duì)傳遞門(mén)707-1及707-2以及交換晶體管742的連續(xù)性的選擇性控制，圖8的邏輯表的上部分的第一組的兩行的三個(gè)欄中的每一者可與第一組之下的第二組的兩行的三個(gè)欄中的每一者組合，以提供對(duì)應(yīng)于九種不同邏輯運(yùn)算的3x3＝9種不同結(jié)果組合，如由875處所示的各種連接所指示?？捎筛袦y(cè)電路750實(shí)施的九種不同可選擇邏輯運(yùn)算概述于圖13中說(shuō)明的邏輯表中。圖8中說(shuō)明的邏輯表的下部分的欄展示包含邏輯選擇控制信號(hào)的狀態(tài)的標(biāo)題880。例如，第一邏輯選擇控制信號(hào)的狀態(tài)提供于行876中，第二邏輯選擇控制信號(hào)的狀態(tài)提供于行877中，第三邏輯選擇控制信號(hào)的狀態(tài)提供于行878中，且第四邏輯選擇控制信號(hào)的狀態(tài)提供于行879中。行847中概述對(duì)應(yīng)于結(jié)果的特定邏輯運(yùn)算。因而，圖7中所示的感測(cè)電路可用以執(zhí)行如圖8中所示的各種邏輯運(yùn)算。例如，根據(jù)本發(fā)明的若干實(shí)施例，感測(cè)電路750可操作以結(jié)合比較存儲(chǔ)器中的數(shù)據(jù)模式而執(zhí)行各種邏輯運(yùn)算(例如，AND及OR邏輯運(yùn)算)。本發(fā)明包含與虛擬地址表有關(guān)的設(shè)備及方法。實(shí)例方法包括產(chǎn)生目標(biāo)文件，所述目標(biāo)文件包括：指令，其包括若干自變量；及地址表，其包括若干索引地址元素。所述若干索引地址元素中的每一索引地址元素可對(duì)應(yīng)于所述若干自變量中的相應(yīng)自變量的虛擬地址，其中所述地址表可用作所述若干自變量的目標(biāo)。所述方法可包含將所述目標(biāo)文件存儲(chǔ)于存儲(chǔ)器中。雖然本文中已說(shuō)明及描述特定實(shí)施例，但是所屬領(lǐng)域技術(shù)人員將明白，意在達(dá)成相同結(jié)果的布置可取代所示的特定實(shí)施例。本發(fā)明希望涵蓋本發(fā)明的一或多個(gè)實(shí)施例的調(diào)適或變動(dòng)。應(yīng)了解，已以說(shuō)明性方式而非限制性方式給出上述描述。所屬領(lǐng)域的技術(shù)人員在審閱上述描述之后即將明白上述實(shí)施例與本文中未具體描述的其它實(shí)施例的組合。本發(fā)明的一或多個(gè)實(shí)施例的范圍包含其中使用上述結(jié)構(gòu)及方法的其它應(yīng)用。因此，應(yīng)參考所附權(quán)利要求書(shū)連同此類權(quán)利要求書(shū)所授權(quán)的等效物的全范圍而確定本發(fā)明的一或多個(gè)實(shí)施例的范圍。在前述實(shí)施方式中，為簡(jiǎn)化本發(fā)明的目的而將一些特征一起分組在單個(gè)實(shí)施例中。本發(fā)明的此方法不應(yīng)解釋為反映以下意向：本發(fā)明的所揭示實(shí)施例必須使用多于每一權(quán)利要求中所明確敘述的特征。而是，如所附權(quán)利要求書(shū)反映，本發(fā)明目標(biāo)在于少于單個(gè)揭示實(shí)施例的全部特征。因此，所附權(quán)利要求書(shū)特此并入到實(shí)施方式中，其中每一權(quán)利要求自身獨(dú)立作為個(gè)別實(shí)施例。當(dāng)前第1頁(yè)1 2 3