技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明涉及一種精確的塊進(jìn)位鏈的時序分析方法，該方法包括：將FPGA芯片布局后的原始層面中進(jìn)位鏈及跳躍邏輯進(jìn)行打包，構(gòu)成塊進(jìn)位鏈；以所述塊進(jìn)位鏈作為基本單元構(gòu)建時序模型，并使用所述時序模型進(jìn)行時序分析；將所述進(jìn)行時序分析后的塊進(jìn)位鏈展開成所述原始層面，然后在所述原始層面進(jìn)行布線。本發(fā)明在進(jìn)行時序分析時，將一個PLB里的整個進(jìn)位鏈及跳躍邏輯作為一個整體進(jìn)行分析，可以獲得準(zhǔn)確完整的時序信息，給時序驅(qū)動布線器指出正確的優(yōu)化方向。

技術(shù)研發(fā)人員：宋惠遠(yuǎn);郭敬霞;朱延飛;李秋艷
受保護(hù)的技術(shù)使用者：京微雅格（北京）科技有限公司
技術(shù)研發(fā)日：2015.12.29
技術(shù)公布日：2017.07.07