1.一種DSP與FPGA統(tǒng)一啟動架構(gòu)，其特征在于：包括Flash（1）、DSP（2）、FPGA（3）；其中，所述Flash（1）與DSP（2）相連接；所述DSP（2）與FPGA（3）相連；所述Flash（1）包括DSP代碼塊和FPGA代碼塊，DSP代碼塊負責啟動DSP（2），F(xiàn)PGA代碼塊負責在DSP（2）啟動后配置FPGA（3）進行啟動。
2.根據(jù)權(quán)利要求1所述的一種DSP與FPGA統(tǒng)一啟動架構(gòu)，其特征在于：所述FPGA（3）的啟動方式是主/從方式和并/串的組合。
3.根據(jù)權(quán)利要求1所述的一種DSP與FPGA統(tǒng)一啟動架構(gòu)，其特征在于：所述DSP代碼塊和FPGA代碼塊依次通過DSP（2）固化到Flash（1）中。
4.根據(jù)權(quán)利要求1所述的一種DSP與FPGA統(tǒng)一啟動架構(gòu)，其特征在于：所述FPGA（3）的DATA總線與DSP（2）的EMIF數(shù)據(jù)總線連接。
5.根據(jù)權(quán)利要求1所述的一種DSP與FPGA統(tǒng)一啟動架構(gòu)，其特征在于：所述DSP（2）的GPIO管腳控制配置時鐘信號和其他信號。