本發(fā)明屬于集成電路設(shè)計領(lǐng)域，具體涉及一種提取寄生電容的方法及系統(tǒng)。

背景技術(shù)：

隨著科技的發(fā)展，電路優(yōu)化設(shè)計成為集成電路設(shè)計流程中的一個重要階段。電路優(yōu)化的目的就是提高電路的電學(xué)性能，而電路的最終實際電學(xué)性能不僅取決電路的器件參數(shù)值，還取決于器件本身的寄生效應(yīng)、器件之間的寄生效應(yīng)、連線本身的寄生效應(yīng)、連線之間的寄生效應(yīng)、以及連線和器件之間的寄生效應(yīng)，而在其中相鄰連線間的寄生效應(yīng)尤為關(guān)鍵。從電路優(yōu)化理論上來講，為了得到準(zhǔn)確的電路優(yōu)化結(jié)果，需要精確考慮所設(shè)計的電路上的各個器件連線之間的寄生效應(yīng)，尤其是電容之間所產(chǎn)生的寄生效應(yīng)，即寄生電容。

傳統(tǒng)提取寄生電容的方法其前提假設(shè)是集成電路制造過程中實際制造出來的幾何圖形與集成電路設(shè)計得到的版圖數(shù)據(jù)中的幾何圖形之間的在X-Y平面上偏差很小可以忽略不計、在Z方向偏差極小可以忽略不計。因此，傳統(tǒng)提取寄生電容的方法如圖1所示，由寄生電容提取引擎根據(jù)集成電路工藝參數(shù)對設(shè)集成電路版圖的設(shè)計數(shù)據(jù)進(jìn)行寄生電容提取，形成寄生電容網(wǎng)表。

隨著集成電路工藝技術(shù)的不斷進(jìn)步，集成電路工藝的特征尺寸不斷縮小，互連線之間的間距也在不斷縮小，因為鄰近圖形差異導(dǎo)致的光學(xué)效應(yīng)效應(yīng)不一致性、刻蝕的方向性差異導(dǎo)致的邊沿粗造性、金屬圖形密度差異引起的金屬化學(xué)-機(jī)械-研磨(拋光)不一致性等的緣故，集成電路制造過程中實際制造出來的幾何圖形與集成電路設(shè)計得到的版圖數(shù)據(jù)中的幾何圖形之間的偏差很大，這種偏差不僅表現(xiàn)為X-Y平面(平行硅圓片平面)上的幾何圖形差異，而且還表現(xiàn)為Z方向(垂直于硅圓片平面)上幾何圖形 差異，這種差異導(dǎo)致寄生電容的變化對電路功能和性能的影響比較明顯，不能忽略不計了。傳統(tǒng)提取寄生電容的方法其前提假設(shè)不再成立，因此傳統(tǒng)提取寄生電容的方法不再適用于先進(jìn)集成電路工藝下的集成電路版圖寄生電容提取，特別是不再適用于先進(jìn)集成電路工藝下的高速、高頻集成電路版圖的寄生電容提取。為此，我們需要新的高精度的集成電路版圖金屬互連線之間的寄生電容提取方法。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種提取寄生電容的方法及系統(tǒng)，解決了集成電路制造過程中實際制造與集成電路設(shè)計的幾何圖形偏差而造成提取寄生電容不精確的問題，

為實現(xiàn)上述目的，本發(fā)明提供以下技術(shù)方案：

一種提取寄生電容的方法，其特征在于，包括以下步驟：

對集成電路版圖數(shù)據(jù)進(jìn)行仿真；

獲取集成電路版圖仿真數(shù)據(jù)；

根據(jù)集成電路工藝參數(shù)對所述集成電路版圖仿真數(shù)據(jù)進(jìn)行寄生電容提取。

優(yōu)選的，所述集成電路版圖數(shù)據(jù)包括：各個物理層上幾何圖形在X-Y平面上的數(shù)據(jù)、各個物理層上幾何圖形在Z方向上的數(shù)據(jù)。

優(yōu)選的，所述對集成電路版圖數(shù)據(jù)進(jìn)行仿真包括：

對所述集成電路各個物理層上版圖數(shù)據(jù)在X-Y平面上進(jìn)行光刻仿真，以得到各幾何圖形在X-Y平面上的幾何形貌曲線；和/或

對所述集成電路版圖數(shù)據(jù)在Z方向上進(jìn)行化學(xué)-機(jī)械-研磨拋光仿真，以得到各幾何圖形在Z方向上的幾何形貌曲面。

優(yōu)選的，所述對集成電路版圖數(shù)據(jù)進(jìn)行仿真包括：

對所述介質(zhì)層在Z方向上進(jìn)行化學(xué)-機(jī)械-研磨拋光仿真，以得到各介質(zhì)層在Z方向上的幾何形貌曲面。

優(yōu)選的，所述對集成電路版圖數(shù)據(jù)進(jìn)行仿真包括：

依制造所采用的工藝步驟的順序?qū)呻娐钒鎴D數(shù)據(jù)進(jìn)行仿真。

優(yōu)選的，所述對集成電路版圖數(shù)據(jù)進(jìn)行仿真還包括：

在進(jìn)行所述光刻仿真之前，對所述集成電路版圖數(shù)據(jù)先進(jìn)行雙重光刻的版圖分解或多重光刻的版圖分解，以得到分解后的集成電路版圖數(shù)據(jù)。

優(yōu)選的，所述對集成電路版圖數(shù)據(jù)進(jìn)行仿真還包括：

在進(jìn)行所述光刻仿真之前，對所述集成電路版圖數(shù)據(jù)先進(jìn)行光學(xué)臨近效應(yīng)修正。

優(yōu)選的，所述集成電路工藝參數(shù)包括：介質(zhì)層介質(zhì)的介電常數(shù)、物理連線層厚度、介質(zhì)層厚度；

所述集成電路版圖仿真數(shù)據(jù)進(jìn)行寄生電容提取包括：

構(gòu)建第一互連線同一連線層上連線段的第一立體幾何圖形；

構(gòu)建第二互連線同一連線層上連線段的第二立體幾何圖形；

對所述第一立體幾何圖形和第二立體幾何圖形利用有限元或邊界元法計算第一互連線和第二互連線對應(yīng)連線段之間的寄生電容。

優(yōu)選的，所述構(gòu)建同一連線層上連線段的立體幾何圖形包括：利用同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)構(gòu)建前后左右的表面形貌、構(gòu)建上表面形貌、構(gòu)建下表面形貌。

優(yōu)選的，所述構(gòu)建物理連線段立體幾何圖形的前后左右的表面形貌包括：在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，利用該段物理連線在X-Y平面上的幾何圖形構(gòu)建前后左右的表面形貌，或利用該段物理連線在X-Y平面上的幾何圖形形貌曲線構(gòu)建前后左右的表面形貌，或利用該段物理連線在X-Y平面上的幾何圖形在底面的形貌曲線和頂面的形貌曲線構(gòu)建前后左右的表面形貌。

優(yōu)選的，所述構(gòu)建物理連線段立體幾何圖形的下表面形貌包括：在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，構(gòu)建水平底面作為下表面，或利用該連線段版圖圖形所在區(qū)域下方介質(zhì)層上表面對應(yīng)的在Z方向的形貌曲面作為下表面。

優(yōu)選的，所述構(gòu)建物理連線段立體幾何圖形的上表面形貌包括：在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，在水平的下表面上方距離為該連線層的厚度值的位置處創(chuàng)建水平的上表面，或利用該連線段版圖圖形在Z方向的形貌曲面作為上表面。

本發(fā)明還提供一種提取寄生電容的系統(tǒng)，包括：

仿真模塊，用于對集成電路版圖數(shù)據(jù)進(jìn)行仿真，獲取集成電路版圖仿真數(shù)據(jù)；

提取模塊，用于根據(jù)集成電路工藝參數(shù)對所述集成電路版圖仿真數(shù)據(jù)進(jìn)行寄生電容提取。

優(yōu)選的，所述仿真模塊包括：

第一仿真單元，用于對所述集成電路版圖數(shù)據(jù)在X-Y平面上進(jìn)行光刻仿真，以得到在X-Y平面上的幾何形貌；和/或

第二仿真單元，用于對所述集成電路版圖數(shù)據(jù)在Z方向上進(jìn)行化學(xué)-機(jī)械-拋光仿真，以得到在Z方向的幾何形貌。

優(yōu)選的，所述仿真模塊還包括：第三仿真單元，用于所述集成電路版圖數(shù)據(jù)Z方向上進(jìn)行化學(xué)-機(jī)械-拋光仿真，以得到各介質(zhì)層在Z方向的幾何形貌。

優(yōu)選的，所述仿真模塊還包括：

版圖分解模塊，用于在進(jìn)行所述光刻仿真之前，對所述集成電路版圖數(shù)據(jù)先進(jìn)行雙重光刻的版圖分解或多重光刻的版圖分解，以得到分解后的集成電路版圖數(shù)據(jù)。

優(yōu)選的，所述仿真模塊還包括：

修正模塊，用于在進(jìn)行所述光刻仿真之前，對所述集成電路版圖數(shù)據(jù)先進(jìn)行光學(xué)臨近效應(yīng)修正。

優(yōu)選的，所述集成電路工藝參數(shù)包括：介質(zhì)層介質(zhì)的介電常數(shù)、物理連線層厚度、介質(zhì)層厚度；

所述提取模塊包括：

立體幾何圖形構(gòu)建模塊，用于利用同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)構(gòu)建立體幾何圖形的前后左右的表面形貌、構(gòu)建上表面形貌、構(gòu)建下表面形貌。

電容計算模塊，用于對所述立體幾何圖形利用有限元或邊界元法計算該連線段的寄生電容。

優(yōu)選的，所述立體幾何圖形構(gòu)建模塊包括：

前后左右表面形貌構(gòu)建模塊，用于在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，利用該段物理連線在X-Y平面上的幾何圖形構(gòu)建前后左右的表面形貌，或利用該段物理連線在X-Y平面上的幾何圖形形貌曲線構(gòu)建前后左右的表面形貌，或利用該段物理連線在X-Y平面上的幾何圖形在底面的形貌曲線和頂面的形貌曲線構(gòu)建前后左右的表面形貌。

下表面構(gòu)建模塊，用于在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，構(gòu)建水平底面作為下表面，或利用該連線段版圖圖形所在區(qū)域下方介質(zhì)層上表面對應(yīng)的在Z方向的形貌曲面作為下表面。

上表面構(gòu)建模塊，用于在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，在水平的下表面上方距離為該連線層的厚度值的位置處創(chuàng)建水平的上表面，或利用該連線段版圖圖形在Z方向的形貌曲面作為上表面。

可見，本發(fā)明提供一種提取寄生電容的方法及系統(tǒng)，采用先對集成電路版圖數(shù)據(jù)進(jìn)行仿真，再進(jìn)行寄生電容提取，能夠有效解決了集成電路制造過程中實際制造與集成電路設(shè)計的幾何圖形偏差而造成提取寄生電容不精確的問題，提高寄生電容提取的精確度。該方法及系統(tǒng)還適用于先進(jìn)集成電路工藝下的高速、高頻集成電路版圖的寄生電容提取。

附圖說明

為了更清楚地說明本發(fā)明的具體實施例，下面將對實施例中所需要使用的附圖作簡單地介紹。

圖1：是現(xiàn)有技術(shù)提取寄生電容的方法示意圖；

圖2：是本發(fā)明提供的一種提取寄生電容的方法流程圖；

圖3：本發(fā)明第一實施例提供的提取寄生電容的方法示意圖；

圖4：本發(fā)明第二實施例提供的提取寄生電容的方法示意圖；

圖5：本發(fā)明第三實施例提供的提取寄生電容的方法示意圖；

圖6：本發(fā)明第四實施例提供的提取寄生電容的方法示意圖；

圖7：是本發(fā)明提供的一種提取寄生電容的系統(tǒng)結(jié)構(gòu)示意圖。

具體實施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明實施例的方案，下面結(jié)合 附圖和實施方式對本發(fā)明實施例作進(jìn)一步的詳細(xì)說明。

針對先進(jìn)集成電路工藝下的集成電路制造過程中，存在實際制造出來的幾何圖形與設(shè)計得到的版圖數(shù)據(jù)中的幾何圖形之間的偏差，直接影響提取寄生電容的精確性，可能造成電路優(yōu)化的性能結(jié)果的不準(zhǔn)確。

如圖2所示，為本發(fā)明提供的一種提取寄生電容的方法流程圖。包括以下步驟：

S1：對集成電路版圖數(shù)據(jù)進(jìn)行仿真；

S2：獲取集成電路版圖仿真數(shù)據(jù)；

S3：根據(jù)集成電路工藝參數(shù)對所述集成電路版圖仿真數(shù)據(jù)進(jìn)行寄生電容提取。

進(jìn)一步，所述集成電路版圖數(shù)據(jù)包括：各個物理層上幾何圖形在X-Y平面上的數(shù)據(jù)、各個物理層上幾何圖形在Z方向上的數(shù)據(jù)。

具體地，集成電路版圖數(shù)據(jù)也包括：各物理層電路版圖幾何圖形在X-Y平面上的幾何圖形形貌曲線數(shù)據(jù)、各物理層版圖幾何圖形在各層電路版圖Z方向上的幾何圖形形貌曲面數(shù)據(jù)。所述數(shù)據(jù)可包括：介質(zhì)層厚度、連線層的厚度、互連線的長度等。

如圖3所示，為本發(fā)明第一實施例提供的提取寄生電容的方法示意圖。該方法中所述對集成電路版圖數(shù)據(jù)進(jìn)行仿真包括：對所述集成電路版圖數(shù)據(jù)在X-Y平面上進(jìn)行光刻仿真，以得到各幾何圖形在X-Y平面上的幾何形貌曲線；和/或?qū)λ黾呻娐钒鎴D數(shù)據(jù)在Z方向上進(jìn)行化學(xué)-機(jī)械-研磨拋光仿真，以得到各幾何圖形在Z方向上的幾何形貌曲面。

進(jìn)一步，所述對集成電路版圖數(shù)據(jù)進(jìn)行仿真包括：對所述介質(zhì)層在Z方向上進(jìn)行化學(xué)-機(jī)械-研磨拋光仿真，以得到各介質(zhì)層在Z方向上的幾何形貌曲面。

更進(jìn)一步，所述對集成電路版圖數(shù)據(jù)進(jìn)行仿真包括：依制造所采用的工藝步驟的順序?qū)呻娐钒鎴D數(shù)據(jù)進(jìn)行仿真。

實際應(yīng)用中，對集成電路版圖數(shù)據(jù)進(jìn)行仿真，采用仿真方法有多種多樣的。本實施例采用的是：在X-Y平面上進(jìn)行光刻仿真，以得到各幾何圖形在X-Y平面上的幾何形貌曲線，從而獲得互連線長度、互連線寬度等數(shù) 據(jù)；在Z方向上進(jìn)行化學(xué)-機(jī)械-研磨拋光仿真，以得到各幾何圖形在Z方向上的幾何形貌曲面，從X-Y平面上的幾何形貌曲線和Z方向上的幾何形貌曲面可獲得互連線厚度分布等數(shù)據(jù)。同時，該仿真可以是：僅對X-Y平面上進(jìn)行光刻仿真，也可以是僅對Z方向上進(jìn)行化學(xué)-機(jī)械-研磨拋光仿真，還可以是依序?qū)-Y平面上進(jìn)行光刻仿真和Z方向上的化學(xué)-機(jī)械-研磨拋光進(jìn)行仿真。

如圖4所示，為本發(fā)明第二實施例提供的提取寄生電容的方法示意圖。該方法中所述對集成電路版圖數(shù)據(jù)進(jìn)行仿真還包括：在進(jìn)行所述光刻仿真之前，對所述集成電路版圖數(shù)據(jù)先進(jìn)行雙重光刻的版圖分解或多重光刻的版圖分解，以得到分解后的集成電路版圖數(shù)據(jù)。

具體地，為了能更精確地對集成電路版圖數(shù)據(jù)進(jìn)行光刻仿真，對所述集成電路版圖數(shù)據(jù)先進(jìn)行雙重光刻的版圖分解或多重光刻的版圖分解是一種好的途徑，當(dāng)然也可以采用其他方法。對分解后的版圖數(shù)據(jù)，可以在X-Y平面上進(jìn)行光刻仿真，也可以是依序在X-Y平面上的光刻仿真和在Z方向上的化學(xué)-機(jī)械-研磨拋光仿真。

如圖5、6所示，為本發(fā)明第三、第四實施例提供的提取寄生電容的方法示意圖。該方法中所述對集成電路版圖數(shù)據(jù)進(jìn)行仿真還包括：在進(jìn)行所述光刻仿真之前，對所述集成電路版圖數(shù)據(jù)先進(jìn)行光學(xué)臨近效應(yīng)修正。

具體地，進(jìn)一步提高進(jìn)行光刻仿真的精確度，可以是對所述集成電路版圖數(shù)據(jù)進(jìn)行光學(xué)臨近效應(yīng)修正后，在X-Y平面上進(jìn)行光刻仿真或者依序在X-Y平面上進(jìn)行光刻仿真和在Z方向上進(jìn)行化學(xué)-機(jī)械-研磨拋光仿真；也可以是對所述集成電路版圖數(shù)據(jù)先進(jìn)行雙重光刻的版圖分解或多重光刻的版圖分解，對分解后的版圖數(shù)據(jù)再進(jìn)行光學(xué)臨近效應(yīng)修正，最后在X-Y平面上進(jìn)行光刻仿真或者依序在X-Y平面上進(jìn)行光刻仿真和在Z方向上進(jìn)行化學(xué)-機(jī)械-研磨拋光仿真。

進(jìn)一步，所述集成電路工藝參數(shù)包括：介質(zhì)層介質(zhì)的介電常數(shù)、物理連線層厚度、介質(zhì)層厚度等；所述根據(jù)集成電路工藝參數(shù)對所述集成電路版圖仿真數(shù)據(jù)進(jìn)行寄生電容提取包括：

構(gòu)建第一互連線同一連線層上連線段的第一立體幾何圖形；

構(gòu)建第二互連線同一連線層上連線段的第二立體幾何圖形；

對所述第一立體幾何圖形和第二立體幾何圖形利用有限元或邊界元法計算第一互連線和第二互連線對應(yīng)連線段之間的寄生電容。

所述構(gòu)建同一連線層上連線段的立體幾何圖形包括：利用同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)構(gòu)建前后左右的表面形貌、構(gòu)建上表面形貌、構(gòu)建下表面形貌。

所述構(gòu)建物理連線段立體幾何圖形的前后左右的表面形貌包括：在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，利用該段物理連線在X-Y平面上的幾何圖形構(gòu)建前后左右的表面形貌，或利用該段物理連線在X-Y平面上的幾何圖形形貌曲線構(gòu)建前后左右的表面形貌，或利用該段物理連線在X-Y平面上的幾何圖形在底面的形貌曲線和頂面的形貌曲線構(gòu)建前后左右的表面形貌。

所述構(gòu)建物理連線段立體幾何圖形的下表面形貌包括：在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，構(gòu)建水平底面作為下表面，或利用該連線段版圖圖形所在區(qū)域下方介質(zhì)層上表面對應(yīng)的在Z方向的形貌曲面作為下表面。

所述構(gòu)建物理連線段立體幾何圖形的上表面形貌包括：在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，在水平的下表面上方距離為該連線層的厚度值的位置處創(chuàng)建水平的上表面，或利用該連線段版圖圖形在Z方向的形貌曲面作為上表面。

具體地，寄生電容提取可依據(jù)的基本公式為C＝ε*A/d，其中，C為寄生電容值，ε為介質(zhì)層介質(zhì)的介電常數(shù)，A為面對面的導(dǎo)體的面積，d為互連線之間的間距值。

可見，本發(fā)明提供一種提取寄生電容的方法，采用對集成電路版圖數(shù)據(jù)進(jìn)行仿真，獲取更精確的幾何圖形在X-Y平面上形貌曲線和幾何圖形在Z方向上的幾何形貌曲面數(shù)據(jù)，再進(jìn)行寄生電容的提取，能夠有效解決了集成電路制造過程中實際制造與集成電路設(shè)計的幾何圖形偏差而造成提取寄生電容不精確的問題，提高寄生電容提取的精確度。

本發(fā)明還提供一種提取寄生電容的系統(tǒng)，如圖7所示，為本發(fā)明提供 的一種提取寄生電容的系統(tǒng)結(jié)構(gòu)示意圖。該系統(tǒng)包括：仿真模塊，用于對集成電路版圖數(shù)據(jù)進(jìn)行仿真，獲取集成電路版圖仿真數(shù)據(jù)；提取模塊，用于根據(jù)集成電路工藝參數(shù)對所述集成電路版圖仿真數(shù)據(jù)進(jìn)行寄生電容提取。

實際應(yīng)用中，提取模塊可采用寄生電容提取引擎，所述寄生電容提取引擎根據(jù)集成電路工藝參數(shù)提取寄生電容，生成寄生電容網(wǎng)表。當(dāng)然，也可以采用其他的方式提報寄生電容，以具體操作要求決定。

所述仿真模塊包括：第一仿真單元和/或第二仿真單元。其中，第一仿真單元用于對所述集成電路版圖數(shù)據(jù)在X-Y平面上進(jìn)行光刻仿真，以得到幾何圖形在X-Y平面上的形貌曲線幾何圖形；第二仿真單元用于對所述集成電路版圖數(shù)據(jù)在Z方向上進(jìn)行化學(xué)-機(jī)械-研磨拋光仿真，以得到幾何圖形在Z方向上的幾何形貌曲面圖形。

進(jìn)一步，所述仿真模塊還包括：第三仿真單元，用于所述集成電路版圖數(shù)據(jù)Z方向上進(jìn)行化學(xué)-機(jī)械-拋光仿真，以得到各介質(zhì)層在Z方向的幾何形貌。

在本發(fā)明系統(tǒng)的另一實施例中，所述仿真模塊還可包括：版圖分解模塊，用于在進(jìn)行所述光刻仿真之前，對所述集成電路版圖數(shù)據(jù)先進(jìn)行雙重光刻的版圖分解或多重光刻的版圖分解，以得到分解后的集成電路版圖數(shù)據(jù)。

由于集成電路工藝的特征尺寸不斷縮小，互連線之間的間距也在不斷縮小，為了提高光刻仿真的精確度，本實施例通過版圖分解模塊對所述集成電路版圖數(shù)據(jù)先進(jìn)行雙重光刻的版圖分解或多重光刻的版圖分解，使分解后的版圖數(shù)據(jù)更適用于光刻仿真的工藝要求，達(dá)到提高光刻仿真的精確度。實際應(yīng)用中，所述仿真模塊還可以是包括第一仿真單元和版圖分解模塊，也可以是包括第一仿真單元、第二仿真單元和版圖分解模塊，還可以是包括第一仿真單元、第二仿真單元、第三仿真單元和版圖分解模塊。主要是以具體的選用工藝來選擇。

在本發(fā)明系統(tǒng)另一實施例中，所述仿真模塊還可包括：修正模塊，用于在進(jìn)行所述光刻仿真之前，對所述集成電路版圖數(shù)據(jù)先進(jìn)行光學(xué)臨近效 應(yīng)修正。

由于集成電路中鄰近圖形差異導(dǎo)致的光學(xué)臨近效應(yīng)不一致性，可能會造成版圖數(shù)據(jù)不準(zhǔn)確，本實施例通過修正模塊對集成電路版圖數(shù)據(jù)進(jìn)行修正，可使其保持光學(xué)臨近效應(yīng)的一致性，提高版圖數(shù)據(jù)的準(zhǔn)確性。

實際應(yīng)用中，所述仿真模塊還可以是包括第一仿真單元和修正模塊，也可以是包括第一仿真單元、第二仿真單元和修正模塊，也可以是包括第一仿真單元、第二仿真單元、第三仿真單元和修正模塊，還可以是第一仿真單元、版圖分解模塊和修正模塊，也還可以是第一仿真單元、第二仿真單元、版圖分解模塊和修正模塊，當(dāng)然也可以是第一仿真單元、第二仿真單元、第三仿真單元、版圖分解模塊和修正模塊。

進(jìn)一步，所述集成電路工藝參數(shù)包括：介質(zhì)層介質(zhì)的介電常數(shù)、物理連線層厚度、介質(zhì)層厚度。

所述提取模塊包括：立體幾何圖形構(gòu)建模塊、電容計算模塊。所述立體幾何圖形構(gòu)建模塊，用于利用同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)構(gòu)建立體幾何圖形的前后左右的表面形貌、構(gòu)建上表面形貌、構(gòu)建下表面形貌。所述電容計算模塊，用于對所述立體幾何圖形利用有限元或邊界元法計算該連線段的寄生電容。

進(jìn)一步，所述立體幾何圖形構(gòu)建模塊包括：前后左右表面形貌構(gòu)建模塊、下表面構(gòu)建模塊、上表面構(gòu)建模塊。

所述前后左右表面形貌構(gòu)建模塊，用于在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，利用該段物理連線在X-Y平面上的幾何圖形構(gòu)建前后左右的表面形貌，或利用該段物理連線在X-Y平面上的幾何圖形形貌曲線構(gòu)建前后左右的表面形貌，或利用該段物理連線在X-Y平面上的幾何圖形在底面的形貌曲線和頂面的形貌曲線構(gòu)建前后左右的表面形貌。

所述下表面構(gòu)建模塊，用于在同一連線層上連線段的集成電路版圖及仿真數(shù)據(jù)的基礎(chǔ)上，構(gòu)建水平底面作為下表面，或利用該連線段版圖圖形所在區(qū)域下方介質(zhì)層上表面對應(yīng)的在Z方向的形貌曲面作為下表面。

所述上表面構(gòu)建模塊，用于在同一連線層上連線段的集成電路版圖及 仿真數(shù)據(jù)的基礎(chǔ)上，在水平的下表面上方距離為該連線層的厚度值的位置處創(chuàng)建水平的上表面，或利用該連線段版圖圖形在Z方向的形貌曲面作為上表面。

可見，本發(fā)明提供的一種提取寄生電容的系統(tǒng)，采用仿真模塊和提取模塊，根據(jù)集成電路工藝參數(shù)對集成電路版圖數(shù)據(jù)進(jìn)行寄生電容提取，能夠有效解決了集成電路制造過程中實際制造與集成電路設(shè)計的幾何圖形偏差而造成提取寄生電容不精確的問題，提高寄生電容提取的精確度。

以上依據(jù)圖示所示的實施例詳細(xì)說明了本發(fā)明的構(gòu)造、特征及作用效果，以上所述僅為本發(fā)明的較佳實施例，但本發(fā)明不以圖面所示限定實施范圍，凡是依照本發(fā)明的構(gòu)想所作的改變，或修改為等同變化的等效實施例，仍未超出說明書與圖示所涵蓋的精神時，均應(yīng)在本發(fā)明的保護(hù)范圍內(nèi)。