本發(fā)明是有關(guān)于一種數(shù)據(jù)重建方法，且特別是有關(guān)于一種可重建映射表的數(shù)據(jù)重建方法與系統(tǒng)及其存儲器控制電路單元。

背景技術(shù)：

數(shù)碼相機、移動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對存儲媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲器模塊(例如，快閃存儲器)具有數(shù)據(jù)非易失性、省電、體積小，以及無機械結(jié)構(gòu)等特性，所以非常適合內(nèi)建于上述所舉例的各種可攜式多媒體裝置中。

為了進行數(shù)據(jù)存取，利用可復(fù)寫式非易失性存儲器模塊作為存儲媒體的存儲器存儲裝置會將邏輯地址與實體地址之間的映射關(guān)系記錄在邏輯-實體映射表中。一般來說，當(dāng)寫入數(shù)據(jù)至存儲器存儲裝置時，會一并更新邏輯-實體映射表中的映射信息。然而，存儲器存儲裝置在經(jīng)過一段時間的使用之后，可能因人為因素或其他原因而使可復(fù)寫式非易失性存儲器模塊中的實體抹除單元損壞。倘若，損壞的實體抹除單元恰好存儲了邏輯-實體映射表，將導(dǎo)致無法正常存取存儲器存儲裝置中的數(shù)據(jù)的情況。因此，如何重建邏輯-實體映射表進而取得存儲器存儲裝置中的數(shù)據(jù)，為此領(lǐng)域技術(shù)人員所關(guān)心的議題。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種數(shù)據(jù)重建方法與系統(tǒng)及其存儲器控制電路單元，當(dāng)可復(fù)寫式非易失性存儲器模塊發(fā)生損壞而使邏輯-實體映射表損毀時，可依據(jù)既有的實體-邏輯映射信息重建邏輯-實體映射表，進而識別可復(fù)寫式非易失性存儲器模塊中所存儲的數(shù)據(jù)。

本發(fā)明的數(shù)據(jù)重建方法，用于存儲器存儲裝置。此存儲器存儲裝置具有可復(fù)寫式非易失性存儲器模塊，且此可復(fù)寫式非易失性存儲器模塊具有多個實體抹除單元。本數(shù)據(jù)重建方法包括讀取存儲于可復(fù)寫式非易失性存儲器模 塊中的實體-邏輯映射信息以及對應(yīng)于實體-邏輯映射信息的時間信息，并且根據(jù)時間信息排序?qū)嶓w-邏輯映射信息。本數(shù)據(jù)重建方法還包括根據(jù)已排序的實體-邏輯映射信息建立多個邏輯-實體映射信息以產(chǎn)生邏輯-實體映射表，并且將此邏輯-實體映射表回存至存儲器存儲裝置的緩沖存儲器中。

在本發(fā)明的一范例實施例中，上述將邏輯-實體映射表回存至存儲器存儲裝置的緩沖存儲器中的步驟包括根據(jù)對應(yīng)于一讀取指令的最大讀取數(shù)據(jù)量計算邏輯地址個數(shù)，并且根據(jù)邏輯地址個數(shù)將邏輯-實體映射表的多個邏輯-實體映射信息分批寫入至存儲器存儲裝置的緩沖存儲器中。

在本發(fā)明的一范例實施例中，上述時間信息包括寫入時間信息及整理時間信息。

在本發(fā)明的一范例實施例中，上述的實體-邏輯映射信息包括第一實體-邏輯映射信息及第二實體-邏輯映射信息。上述根據(jù)時間信息排序此些實體-邏輯映射信息的步驟包括根據(jù)寫入時間信息排序?qū)嶓w-邏輯映射信息。倘若第一實體-邏輯映射信息的第一寫入時間信息與第二實體-邏輯映射信息的第二寫入時間信息相同，根據(jù)第一實體-邏輯映射信息的第一整理時間信息與第二實體-邏輯映射信息的第二整理時間信息排序第一實體-邏輯映射信息及第二實體-邏輯映射信息。

在本發(fā)明的一范例實施例中，上述的實體-邏輯映射信息包括第三實體-邏輯映射信息及第四實體-邏輯映射信息。上述根據(jù)已排序的實體-邏輯映射信息建立邏輯-實體映射信息以產(chǎn)生邏輯-實體映射表的步驟還包括倘若第三實體-邏輯映射信息及第四實體-邏輯映射信息包括相同的邏輯地址，且第四實體-邏輯映射信息的時間信息排序在第三實體-邏輯映射信息的時間信息之后，根據(jù)第四實體-邏輯映射信息更新邏輯-實體映射表。

在本發(fā)明的一范例實施例中，上述的每一實體抹除單元具有多個實體程序化單元，其中此些實體程序化單元包括第一實體程序化單元及第二實體程序化單元。上述的數(shù)據(jù)重建方法在產(chǎn)生邏輯-實體映射表的步驟之后還包括讀取第一實體程序化單元的第一信息及第一邏輯地址，其中第一實體程序化單元所對應(yīng)的第五實體-邏輯映射信息尚未存儲至可復(fù)寫式非易失性存儲器模塊中。再者，還根據(jù)邏輯-實體映射表讀取第一邏輯地址所映射的第二實體程序化單元中的第二信息。倘若第一信息與第二信息不相同，更新邏輯-實體映 射表中的第一邏輯地址映射至第一實體程序化單元。

在本發(fā)明的一范例實施例中，上述的數(shù)據(jù)重建方法在讀取存儲于可復(fù)寫式非易失性存儲器中的實體-邏輯映射信息之前還包括將來自于主機系統(tǒng)的數(shù)據(jù)重建控制碼載入至存儲器存儲裝置的緩沖存儲器中。此數(shù)據(jù)重建控制碼會運行以根據(jù)主機系統(tǒng)的至少一指令讀取存儲于可復(fù)寫式非易失性存儲器模塊中的實體-邏輯映射信息。

在本發(fā)明的一范例實施例中，上述的實體-邏輯映射信息是存儲在可復(fù)寫式非易失性存儲器模塊的至少一實體抹除單元中的數(shù)據(jù)比特區(qū)，并且時間信息是存儲在此實體抹除單元中的冗余比特區(qū)。

在本發(fā)明的一范例實施例中，上述的數(shù)據(jù)重建方法還包括記錄實體-邏輯映射信息在緩沖存儲器中。并且，將記錄在緩沖存儲器中的實體-邏輯映射信息以及實體-邏輯映射信息所對應(yīng)的時間信息存儲至可復(fù)寫式非易失性存儲器模塊中。

本發(fā)明的存儲器控制電路單元，配置于存儲器存儲裝置，用于控制存儲器存儲裝置的可復(fù)寫式非易失性存儲器模塊，其中此可復(fù)寫式非易失性存儲器模塊具有多個實體抹除單元。本存儲器控制電路單元包括主機接口、存儲器接口及存儲器管理電路。主機接口電性連接至主機系統(tǒng)。存儲器接口電性連接至可復(fù)寫式非易失性存儲器模塊。存儲器管理電路電性連接至主機接口與存儲器接口。存儲器管理電路讀取存儲于可復(fù)寫式非易失性存儲器模塊中的實體-邏輯映射信息以及對應(yīng)于實體-邏輯映射信息的時間信息，并且根據(jù)時間信息排序?qū)嶓w-邏輯映射信息。另，存儲器管理電路還根據(jù)已排序的實體-邏輯映射信息建立多個邏輯-實體映射信息以產(chǎn)生邏輯-實體映射表，并且將邏輯-實體映射表載入至存儲器存儲裝置的緩沖存儲器中。

在本發(fā)明的一范例實施例中，上述的存儲器管理電路根據(jù)對應(yīng)于一讀取指令的最大讀取數(shù)據(jù)量計算邏輯地址個數(shù)，并且根據(jù)邏輯地址個數(shù)將邏輯-實體映射表的多個邏輯-實體映射信息分批載入至存儲器存儲裝置的該緩沖存儲器中。

在本發(fā)明的一范例實施例中，上述的時間信息包括寫入時間信息及整理時間信息。

在本發(fā)明的一范例實施例中，上述的實體-邏輯映射信息包括第一實體- 邏輯映射信息及第二實體-邏輯映射信息。上述的存儲器管理電路根據(jù)寫入時間信息排序?qū)嶓w-邏輯映射信息。倘若第一實體-邏輯映射信息的第一寫入時間信息與第二實體-邏輯映射信息的第二寫入時間信息相同，上述的存儲器管理電路還根據(jù)第一實體-邏輯映射信息的第一整理時間信息與第二實體-邏輯映射信息的第二整理時間信息排序第一實體-邏輯映射信息及第二實體-邏輯映射信息。

在本發(fā)明的一范例實施例中，上述的實體-邏輯映射信息包括第三實體-邏輯映射信息及第四實體-邏輯映射信息。倘若第三實體-邏輯映射信息及第四實體-邏輯映射信息包括相同的邏輯地址，并且第四實體-邏輯映射信息排序在第三實體-邏輯映射信息之后，上述的存儲器管理電路還根據(jù)第四實體-邏輯映射信息更新邏輯-實體映射表。

在本發(fā)明的一范例實施例中，上述的每一實體抹除單元具有多個實體程序化單元，其中此些實體程序化單元包括第一實體程序化單元及第二實體程序化單元。上述的存儲器管理電路還讀取第一實體程序化單元的第一信息及第一邏輯地址，其中此第一實體程序化單元所對應(yīng)的第五實體-邏輯映射信息尚未存儲至可復(fù)寫式非易失性存儲器模塊中。再者，上述的存儲器管理電路還根據(jù)邏輯-實體映射表讀取第一邏輯地址所映射的第二實體程序化單元中的第二信息。倘若第一信息與第二信息不相同，存儲器管理電路更新邏輯-實體映射表中的第一邏輯地址映射至第一實體程序化單元。

在本發(fā)明的一范例實施例中，上述的存儲器管理電路還將來自于主機系統(tǒng)的數(shù)據(jù)重建控制碼載入至存儲器存儲裝置的緩沖存儲器中。此數(shù)據(jù)重建控制碼會運行以使上述的存儲器管理電路根據(jù)主機系統(tǒng)的至少一指令讀取存儲于可復(fù)寫式非易失性存儲器模塊中的實體-邏輯映射信息。

在本發(fā)明的一范例實施例中，上述的實體-邏輯映射信息是存儲在可復(fù)寫式非易失性存儲器模塊的至少一實體抹除單元中的數(shù)據(jù)比特區(qū)，并且時間信息是存儲在此實體抹除單元中的冗余比特區(qū)。

在本發(fā)明的一范例實施例中，上述的存儲器管理電路記錄實體-邏輯映射信息在緩沖存儲器中，并且將記錄在緩沖存儲器中的實體-邏輯映射信息以及實體-邏輯映射信息所對應(yīng)的時間信息存儲至可復(fù)寫式非易失性存儲器模塊中。

本發(fā)明的數(shù)據(jù)重建系統(tǒng)包括主機系統(tǒng)及存儲器存儲裝置。主機系統(tǒng)具有數(shù)據(jù)重建單元。存儲器存儲裝置包括連接接口單元、可復(fù)寫式非易失性存儲器模塊及存儲器控制電路單元。連接接口單元電性連接至主機系統(tǒng)?？蓮?fù)寫式非易失性存儲器模塊具有多個實體抹除單元。存儲器控制電路單元電性連接至連接接口單元與可復(fù)寫式非易失性存儲器模塊。數(shù)據(jù)重建單元傳送至少一讀取指令至存儲器存儲裝置，且存儲器控制電路單元根據(jù)此讀取指令讀取存儲于可復(fù)寫式非易失性存儲器模塊中的實體-邏輯映射信息以及對應(yīng)于實體-邏輯映射信息的時間信息以回應(yīng)于此讀取指令。數(shù)據(jù)重建單元還根據(jù)時間信息排序?qū)嶓w-邏輯映射信息。另，數(shù)據(jù)重建單元還根據(jù)已排序的實體-邏輯映射信息建立多個邏輯-實體映射信息以產(chǎn)生邏輯-實體映射表，并且將邏輯-實體映射表回存至存儲器存儲裝置的緩沖存儲器中。

在本發(fā)明的一范例實施例中，上述的數(shù)據(jù)重建單元根據(jù)對應(yīng)于一讀取指令的最大讀取數(shù)據(jù)量計算邏輯地址個數(shù)，并且根據(jù)邏輯地址個數(shù)將邏輯-實體映射表的多個邏輯-實體映射信息分批寫入至存儲器存儲裝置的該緩沖存儲器中。

在本發(fā)明的一范例實施例中，上述的時間信息包括寫入時間信息及整理時間信息。

在本發(fā)明的一范例實施例中，上述的實體-邏輯映射信息包括第一實體-邏輯映射信息及第二實體-邏輯映射信息。上述的數(shù)據(jù)重建單元還根據(jù)寫入時間信息排序?qū)嶓w-邏輯映射信息。倘若第一實體-邏輯映射信息的第一寫入時間信息與第二實體-邏輯映射信息的第二寫入時間信息相同，上述的數(shù)據(jù)重建單元還根據(jù)第一實體-邏輯映射信息的第一整理時間信息與第二實體-邏輯映射信息的第二整理時間信息排序第一實體-邏輯映射信息及第二實體-邏輯映射信息。

在本發(fā)明的一范例實施例中，上述的實體-邏輯映射信息包括第三實體-邏輯映射信息及第四實體-邏輯映射信息。倘若第三實體-邏輯映射信息及第四實體-邏輯映射信息包括相同的邏輯地址，并且第四實體-邏輯映射信息排序在第三實體-邏輯映射信息之后，上述的數(shù)據(jù)重建單元根據(jù)第四實體-邏輯映射信息更新邏輯-實體映射表。

在本發(fā)明的一范例實施例中，上述的每一實體抹除單元具有多個實體程 序化單元，其中此些實體程序化單元包括第一實體程序化單元及第二實體程序化單元。上述的數(shù)據(jù)重建單元傳送第一讀取指令至存儲器存儲裝置，且上述的存儲器控制電路單元根據(jù)第一讀取指令讀取第一實體程序化單元的第一信息及第一邏輯地址以回應(yīng)于第一讀取指令，并且第一實體程序化單元所對應(yīng)的第五實體-邏輯映射信息尚未存儲至可復(fù)寫式非易失性存儲器模塊中。再者，上述的數(shù)據(jù)重建單元還根據(jù)第一邏輯地址及邏輯-實體映射表傳送第二讀取指令至存儲器存儲裝置，且上述的存儲器控制電路單元還根據(jù)第二讀取指令讀取第一邏輯地址所映射的第二實體程序化單元中的第二信息以回應(yīng)于第二讀取指令。倘若第一信息與第二信息不相同，上述的數(shù)據(jù)重建單元更新邏輯-實體映射表中的第一邏輯地址映射至第一實體程序化單元。

在本發(fā)明的一范例實施例中，上述的數(shù)據(jù)重建單元還傳送數(shù)據(jù)重建控制碼至存儲器存儲裝置，且上述的存儲器控制電路單元還將此數(shù)據(jù)重建控制碼載入至存儲器存儲裝置的緩沖存儲器中。此數(shù)據(jù)重建控制碼會運行以使上述的存儲器控制電路單元根據(jù)上述的數(shù)據(jù)重建單元的讀取指令讀取存儲于可復(fù)寫式非易失性存儲器模塊中的實體-邏輯映射信息。

在本發(fā)明的一范例實施例中，上述的實體-邏輯映射信息是存儲在可復(fù)寫式非易失性存儲器模塊的至少一實體抹除單元中的數(shù)據(jù)比特區(qū)，并且時間信息是存儲此實體抹除單元中的冗余比特區(qū)。

在本發(fā)明的一范例實施例中，上述的存儲器控制電路單元記錄實體-邏輯映射信息在緩沖存儲器中，并且將記錄在緩沖存儲器中的實體-邏輯映射信息以及實體-邏輯映射信息所對應(yīng)的時間信息存儲至可復(fù)寫式非易失性存儲器模塊中。

基于上述，在可復(fù)寫式非易失性存儲器模塊發(fā)生損壞而無法存取邏輯-實體映射表時，可根據(jù)存儲在可復(fù)寫式非易失性存儲器模塊中的實體-邏輯映射信息，重建出存取數(shù)據(jù)所需的邏輯-實體映射表。并且，可將重建的邏輯-實體映射表存儲至存儲器存儲裝置的緩沖存儲器以供存取，進而正確地讀出存儲于可復(fù)寫式非易失性存儲器模塊中的數(shù)據(jù)。

為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下。

附圖說明

圖1是根據(jù)一實施例所示出的主機系統(tǒng)、存儲器存儲裝置及輸入/輸出(I/O)裝置的示意圖；

圖2是根據(jù)另一實施例所示出的主機系統(tǒng)、存儲器存儲裝置及輸入/輸出(I/O)裝置的示意圖；

圖3是根據(jù)另一實施例所示出的主機系統(tǒng)與存儲器存儲裝置的示意圖；

圖4是根據(jù)一實施例所示出的主機系統(tǒng)與存儲器存儲裝置的概要方塊圖；

圖5是根據(jù)一實施例所示出的存儲器控制電路單元的概要方塊圖；

圖6與圖7是根據(jù)一實施例所示出的管理實體抹除單元的范例示意圖；

圖8是根據(jù)一實施例所示出的存儲在實體抹除單元中的實體-邏輯映射信息及時間信息的示意圖；

圖9是根據(jù)一實施例所示出的對應(yīng)一般寫入操作而存儲實體-邏輯映射信息的示意圖；

圖10A是根據(jù)一實施例所示出的對應(yīng)垃圾收集操作而存儲實體-邏輯映射信息的示意圖；

圖10B是根據(jù)另一實施例所示出的對應(yīng)垃圾收集操作而存儲實體-邏輯映射信息的示意圖；

圖11是根據(jù)一實施例所示出的建立邏輯-實體映射表的示意圖；

圖12A及12B是根據(jù)一實施例所示出的比對使用者數(shù)據(jù)以更新邏輯-實體映射表的示意圖；

圖13是根據(jù)一實施例所示出的數(shù)據(jù)重建方法的流程圖。

附圖標(biāo)記說明：

10：存儲器存儲裝置；

11：主機系統(tǒng)；

12：輸入/輸出(I/O)裝置；

110：系統(tǒng)總線；

111：處理器；

112：隨機存取存儲器(RAM)；

113：只讀存儲器(ROM)；

114：數(shù)據(jù)傳輸接口；

20：主機板；

201：隨身碟；

202：記憶卡；

203：固態(tài)硬盤；

204：無線存儲器存儲裝置；

205：全球定位系統(tǒng)模塊；

206：網(wǎng)絡(luò)接口卡；

207：無線傳輸裝置；

208：鍵盤；

209：屏幕；

210：喇叭；

30：存儲器存儲裝置；

31：主機系統(tǒng)；

32：SD卡；

33：CF卡；

34：嵌入式存儲裝置；

341：嵌入式多媒體卡；

342：嵌入式多芯片封裝存儲裝置；

402：連接接口單元；

404：存儲器控制電路單元；

406：可復(fù)寫式非易失性存儲器模塊；

408：數(shù)據(jù)重建單元；

410(0)～410(N)、PBA(0)～PBA(3)：實體抹除單元；

502：存儲器管理電路；

504：主機接口；

506：存儲器接口；

508：緩沖存儲器；

510：電源管理電路；

512：錯誤檢查與校正電路；

602：數(shù)據(jù)區(qū)；

604：閑置區(qū)；

606：系統(tǒng)區(qū)；

608：取代區(qū)；

LBA(0)～LBA(H)：邏輯單元；

LZ(0)～LZ(M)：邏輯區(qū)域；

LA(0)～LA(E)：邏輯地址；

PA(0-0)～PA(0-2)、PA(1-0)～PA(1-2)、PA(2-0)～PA(2-2)、PA(3-0)～PA(3-2)：實體地址；

910(0)～910(E)：邏輯程序化單元；

410(F-0)～410(F-F)：實體程序化單元；

920：區(qū)域；

1101：實體-邏輯映射信息整理表；

1102、1201、1202：邏輯-實體映射表；

D(0)～D(E)、D1～D6：數(shù)據(jù)；

921～926：實體-邏輯映射信息；

S1301、S1303、S1305、S1307：步驟。

具體實施方式

一般而言，存儲器存儲裝置(也稱，存儲器存儲系統(tǒng))包括可復(fù)寫式非易失性存儲器模塊與控制器(也稱，控制電路單元)。通常存儲器存儲裝置是與主機系統(tǒng)一起使用，以使主機系統(tǒng)可將數(shù)據(jù)寫入至存儲器存儲裝置或從存儲器存儲裝置中讀取數(shù)據(jù)。

圖1是根據(jù)一實施例所示出的主機系統(tǒng)、存儲器存儲裝置及輸入/輸出(I/O)裝置的示意圖，且圖2是根據(jù)另一實施例所示出的主機系統(tǒng)、存儲器存儲裝置及輸入/輸出(I/O)裝置的示意圖。

請參照圖1與圖2，主機系統(tǒng)11一般包括處理器111、隨機存取存儲器(random access memory,簡稱：RAM)112、只讀存儲器(read only memory,簡稱：ROM)113及數(shù)據(jù)傳輸接口114。處理器111、隨機存取存儲器112、只讀存儲器113及數(shù)據(jù)傳輸接口114皆電性連接至系統(tǒng)總線(system bus)110。

在本范例實施例中，主機系統(tǒng)11是通過數(shù)據(jù)傳輸接口114與存儲器存儲裝置10電性連接。例如，主機系統(tǒng)11可通過數(shù)據(jù)傳輸接口114將數(shù)據(jù)寫入至存儲器存儲裝置10或從存儲器存儲裝置10中讀取數(shù)據(jù)。此外，主機系統(tǒng)11是通過系統(tǒng)總線110與I/O裝置12電性連接。例如，主機系統(tǒng)11可通過系統(tǒng)總線110將輸出信號傳送至I/O裝置12或從I/O裝置12接收輸入信號。

在本范例實施例中，處理器111、隨機存取存儲器112、只讀存儲器113及數(shù)據(jù)傳輸接口114是可設(shè)置在主機系統(tǒng)11的主機板20上。數(shù)據(jù)傳輸接口114的數(shù)目可以是一或多個。通過數(shù)據(jù)傳輸接口114，主機板20可以通過有線或無線方式電性連接至存儲器存儲裝置10。存儲器存儲裝置10可例如是隨身碟201、記憶卡202、固態(tài)硬盤(Solid State Drive,簡稱：SSD)203或無線存儲器存儲裝置204。無線存儲器存儲裝置204可例如是近距離無線通訊(Near Field Communication Storage,簡稱：NFC)存儲器存儲裝置、無線傳真(WiFi)存儲器存儲裝置、藍(lán)牙(Bluetooth)存儲器存儲裝置或低功耗藍(lán)牙存儲器存儲裝置(例如，iBeacon)等以各式無線通訊技術(shù)為基礎(chǔ)的存儲器存儲裝置。此外，主機板20也可以通過系統(tǒng)總線110電性連接至全球定位系統(tǒng)(Global Positioning System,簡稱：GPS)模塊205、網(wǎng)絡(luò)接口卡206、無線傳輸裝置207、鍵盤208、屏幕209、喇叭210等各式I/O裝置。例如，在一范例實施例中，主機板20可通過無線傳輸裝置207存取無線存儲器存儲裝置204。

在一范例實施例中，所提及的主機系統(tǒng)為可實質(zhì)地與存儲器存儲裝置配合以存儲數(shù)據(jù)的任意系統(tǒng)。雖然在上述范例實施例中，主機系統(tǒng)是以電腦系統(tǒng)來作說明，然而，圖3是根據(jù)另一實施例所示出的主機系統(tǒng)與存儲器存儲裝置的示意圖。請參照圖3，在另一范例實施例中，主機系統(tǒng)31也可以是數(shù)碼相機、攝影機、通訊裝置、音頻播放器、視頻播放器或平板電腦等系統(tǒng)，而存儲器存儲裝置30可為其所使用的SD卡32、CF卡33或嵌入式存儲裝置34等各式非易失性存儲器存儲裝置。嵌入式存儲裝置34包括嵌入式多媒體卡(embedded MMC,簡稱：eMMC)341和/或嵌入式多芯片封裝存儲裝置(embedded Multi Chip Package,簡稱：eMCP)342等各類型將存儲器模塊直接電性連接于主機系統(tǒng)的基板上的嵌入式存儲裝置。

圖4是根據(jù)一實施例所示出的主機系統(tǒng)與存儲器存儲裝置的概要方塊 圖。

請參照圖4，存儲器存儲裝置10包括連接接口單元402、存儲器控制電路單元404與可復(fù)寫式非易失性存儲器模塊406。

在本范例實施例中，連接接口單元402是相容于串行高級技術(shù)附件(SerialAdvanced Technology Attachment,簡稱：SATA)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元402也可以是符合并行高級技術(shù)附件(Parellel Advanced Technology Attachment,簡稱：PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(Institute of Electrical and Electronic Engineers,簡稱：IEEE)1394標(biāo)準(zhǔn)、高速外設(shè)互聯(lián)接口(Peripheral Component Interconnect Express,簡稱：PCIExpress)標(biāo)準(zhǔn)、通用串行總線(Universal Serial Bus,簡稱：USB)標(biāo)準(zhǔn)、超高速一代(Ultra High Speed-I,簡稱：UHS-I)接口標(biāo)準(zhǔn)、超高速二代(Ultra High Speed-II,簡稱：UHS-II)接口標(biāo)準(zhǔn)、安全數(shù)字(Secure Digital,簡稱：SD)接口標(biāo)準(zhǔn)、存儲棒(Memory Stick,簡稱：MS)接口標(biāo)準(zhǔn)、多芯片封裝(Multi-Chip Package)接口標(biāo)準(zhǔn)、多媒體存儲卡(Multi Media Card,簡稱：MMC)接口標(biāo)準(zhǔn)、嵌入式多媒體存儲卡(Embedded Multimedia Card,簡稱：eMMC)接口標(biāo)準(zhǔn)、通用快閃存儲器(Universal Flash Storage,簡稱：UFS)接口標(biāo)準(zhǔn)、嵌入式多芯片封裝(embedded Multi Chip Package,簡稱：eMCP)接口標(biāo)準(zhǔn)、小型快閃(Compact Flash,簡稱：CF)接口標(biāo)準(zhǔn)、集成驅(qū)動電子接口(Integrated Device Electronics,簡稱：IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。在本范例實施例中，連接接口單元402可與存儲器控制電路單元404封裝在一個芯片中，或者連接接口單元402是布設(shè)于一包含存儲器控制電路單元的芯片外。

存儲器控制電路單元404用以執(zhí)行以硬件形式或固件形式實作的多個邏輯門或控制指令，并且根據(jù)主機系統(tǒng)11的指令在可復(fù)寫式非易失性存儲器模塊406中進行數(shù)據(jù)的寫入、讀取與抹除等運作。

可復(fù)寫式非易失性存儲器模塊406是電性連接至存儲器控制電路單元404，并且用以存儲主機系統(tǒng)11所寫入的數(shù)據(jù)。可復(fù)寫式非易失性存儲器模塊406具有實體抹除單元410(0)～410(N)。例如，實體抹除單元410(0)～410(N)可屬于同一個存儲器晶粒(die)或者屬于不同的存儲器晶粒。每一實體抹除單元分別具有復(fù)數(shù)個實體程序化單元，其中屬于同一個實體抹除單元的實體 程序化單元可被獨立地寫入且被同時地抹除。然而，必須了解的是，本發(fā)明不限于此，每一實體抹除單元是可由64個實體程序化單元、256個實體程序化單元或其他任意個實體程序化單元所組成。

更詳細(xì)來說，實體抹除單元為抹除的最小單位。也即，每一實體抹除單元含有最小數(shù)目之一并被抹除的存儲單元。實體程序化單元為程序化的最小單元。即，實體程序化單元為寫入數(shù)據(jù)的最小單元。每一實體程序化單元通常包括數(shù)據(jù)比特區(qū)與冗余比特區(qū)。數(shù)據(jù)比特區(qū)包含多個實體存取地址用以存儲使用者的數(shù)據(jù)，而冗余比特區(qū)用以存儲系統(tǒng)的數(shù)據(jù)(例如，控制信息與錯誤更正碼)。在本范例實施例中，每一個實體程序化單元的數(shù)據(jù)比特區(qū)中會包含8個實體存取地址，且一個實體存取地址的大小為512字節(jié)(byte)。然而，在其他范例實施例中，數(shù)據(jù)比特區(qū)中也可包含數(shù)目更多或更少的實體存取地址，本發(fā)明并不限制實體存取地址的大小以及個數(shù)。例如，在一范例實施例中，實體抹除單元為實體區(qū)塊，并且實體程序化單元為實體頁面或?qū)嶓w扇區(qū)，但本發(fā)明不以此為限。

在本范例實施例中，可復(fù)寫式非易失性存儲器模塊406為多層存儲單元(Multi Level Cell，簡稱：MLC)NAND型快閃存儲器模塊(即，一個存儲單元中可存儲2個數(shù)據(jù)比特的快閃存儲器模塊)。然而，本發(fā)明不限于此，可復(fù)寫式非易失性存儲器模塊406也可是單層存儲單元(Single Level Cell，簡稱：SLC)NAND型快閃存儲器模塊(即，一個存儲單元中可存儲1個數(shù)據(jù)比特的快閃存儲器模塊)、復(fù)數(shù)層存儲單元(Trinary Level Cell，簡稱：TLC)NAND型快閃存儲器模塊(即，一個存儲單元中可存儲3個數(shù)據(jù)比特的快閃存儲器模塊)、其他快閃存儲器模塊或其他具有相同特性的存儲器模塊。

在本范例實施例中，主機系統(tǒng)11通過數(shù)據(jù)重建單元408來傳送控制指令至存儲器存儲裝置10以進行數(shù)據(jù)重建，而存儲器控制電路單元404會執(zhí)行對應(yīng)操作以回應(yīng)于從主機系統(tǒng)所接收的指令。例如，數(shù)據(jù)重建單元408包括以軟件程序碼所實作的數(shù)據(jù)重建應(yīng)用程序，其可在主機系統(tǒng)11的作業(yè)系統(tǒng)(operation system，簡稱：OS)中運行。在本范例實施例中，主機系統(tǒng)11的作業(yè)系統(tǒng)為微軟(Microsoft)公司的視窗(Windows)作業(yè)系統(tǒng)。然而，必須了解的是，本發(fā)明不限于此，本發(fā)明也可應(yīng)用于Linux、Mac或其他作業(yè)系統(tǒng)中。

圖5是根據(jù)一范例實施例所示出的存儲器控制電路單元的概要方塊圖。

請參照圖5，存儲器控制電路單元404包括存儲器管理電路502、主機接口504與存儲器接口506、緩沖存儲器508、電源管理電路510與錯誤檢查與校正電路512。

存儲器管理電路502用以控制存儲器控制電路單元404的整體運作。具體來說，存儲器管理電路502具有多個控制指令，并且在存儲器存儲裝置10運作時，此些控制指令會被執(zhí)行以進行數(shù)據(jù)的寫入、讀取與抹除等運作。

在本范例實施例中，存儲器管理電路502的控制指令是以固件形式來實作。例如，存儲器管理電路502具有微處理器單元(未示出)與只讀存儲器(未示出)，并且此些控制指令是被燒錄至此只讀存儲器中。當(dāng)存儲器存儲裝置10運作時，此些控制指令會由微處理器單元來執(zhí)行以進行數(shù)據(jù)的寫入、讀取與抹除等運作。

在本發(fā)明另一范例實施例中，存儲器管理電路502的控制指令也可以程序碼形式存儲于可復(fù)寫式非易失性存儲器模塊406的特定區(qū)域(例如，存儲器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路502具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機存取存儲器(未示出)。特別是，此只讀存儲器具有驅(qū)動碼，并且當(dāng)存儲器控制電路單元404被致能時，微處理器單元會先執(zhí)行此驅(qū)動碼段來將存儲于可復(fù)寫式非易失性存儲器模塊406中的控制指令載入至存儲器管理電路502的隨機存取存儲器中。之后，微處理器單元會運轉(zhuǎn)此些控制指令以進行數(shù)據(jù)的寫入、讀取與抹除等運作。

此外，在本發(fā)明另一范例實施例中，存儲器管理電路502的控制指令也可以一硬件形式來實作。例如，存儲器管理電路502包括微控制器、存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路。存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路是電性連接至微控制器。其中，存儲單元管理電路用以管理可復(fù)寫式非易失性存儲器模塊406的實體抹除單元；存儲器寫入電路用以對可復(fù)寫式非易失性存儲器模塊406下達(dá)寫入指令以將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊406中；存儲器讀取電路用以對可復(fù)寫式非易失性存儲器模塊406下達(dá)讀取指令以從可復(fù)寫式非易失性存儲器模塊406中讀取 數(shù)據(jù)；存儲器抹除電路用以對可復(fù)寫式非易失性存儲器模塊406下達(dá)抹除指令以將數(shù)據(jù)從可復(fù)寫式非易失性存儲器模塊406中抹除；而數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)以及從可復(fù)寫式非易失性存儲器模塊406中讀取的數(shù)據(jù)。

主機接口504是電性連接至存儲器管理電路502并且用以電性連接至連接接口單元402，以接收與識別主機系統(tǒng)11所傳送的指令與數(shù)據(jù)。也就是說，主機系統(tǒng)11所傳送的指令與數(shù)據(jù)會通過主機接口504來傳送至存儲器管理電路502。在本范例實施例中，主機接口504是相容于SATA標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機接口504也可以是相容于PATA標(biāo)準(zhǔn)、IEEE 1394標(biāo)準(zhǔn)、PCI Express標(biāo)準(zhǔn)、USB標(biāo)準(zhǔn)、UHS-I接口標(biāo)準(zhǔn)、UHS-II接口標(biāo)準(zhǔn)、SD標(biāo)準(zhǔn)、MS標(biāo)準(zhǔn)、MMC標(biāo)準(zhǔn)、CF標(biāo)準(zhǔn)、IDE標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。

存儲器接口506是電性連接至存儲器管理電路502并且用以存取可復(fù)寫式非易失性存儲器模塊406。也就是說，欲寫入至可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)會通過存儲器接口506轉(zhuǎn)換為可復(fù)寫式非易失性存儲器模塊406所能接受的格式。

緩沖存儲器508是電性連接至存儲器管理電路502并且用以暫存來自于主機系統(tǒng)11的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)。

電源管理電路510是電性連接至存儲器管理電路502并且用以控制存儲器存儲裝置10的電源。

錯誤檢查與校正電路512是電性連接至存儲器管理電路502并且用以執(zhí)行錯誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來說，當(dāng)存儲器管理電路502從主機系統(tǒng)11中接收到寫入指令時，錯誤檢查與校正電路512會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤檢查與校正碼(Error Checking and Correcting Code,簡稱：ECC Code)，并且存儲器管理電路502會將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯誤檢查與校正碼寫入至可復(fù)寫式非易失性存儲器模塊406中。之后，當(dāng)存儲器管理電路502從可復(fù)寫式非易失性存儲器模塊406中讀取數(shù)據(jù)時會同時讀取此數(shù)據(jù)對應(yīng)的錯誤檢查與校正碼，并且錯誤檢查與校正電路512會根據(jù)此錯誤檢查與校正碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校 正程序。

圖6與圖7是根據(jù)一實施例所示出的管理實體抹除單元的范例示意圖。

必須了解的是，在此描述可復(fù)寫式非易失性存儲器模塊406的實體抹除單元的運作時，以“提取”、“分組”、“劃分”、“關(guān)聯(lián)”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可復(fù)寫式非易失性存儲器模塊的實體抹除單元的實際位置并未更動，而是邏輯上對可復(fù)寫式非易失性存儲器模塊的實體抹除單元進行操作。

請參照圖6，存儲器控制電路單元404(或存儲器管理電路502)會將實體抹除單元410(0)～410(N)邏輯地分組為數(shù)據(jù)區(qū)602、閑置區(qū)604、系統(tǒng)區(qū)606與取代區(qū)608。

邏輯上屬于數(shù)據(jù)區(qū)602與閑置區(qū)604的實體抹除單元是用以存儲來自于主機系統(tǒng)11的數(shù)據(jù)。具體來說，數(shù)據(jù)區(qū)602的實體抹除單元是被視為已存儲數(shù)據(jù)的實體抹除單元，而閑置區(qū)604的實體抹除單元是用以替換數(shù)據(jù)區(qū)602的實體抹除單元。也就是說，當(dāng)從主機系統(tǒng)11接收到寫入指令與欲寫入的數(shù)據(jù)時，存儲器管理電路502會從閑置區(qū)604中提取實體抹除單元，并且將數(shù)據(jù)寫入至所提取的實體抹除單元中，以替換數(shù)據(jù)區(qū)602的實體抹除單元。

邏輯上屬于系統(tǒng)區(qū)606的實體抹除單元是用以記錄系統(tǒng)數(shù)據(jù)。例如，系統(tǒng)數(shù)據(jù)包括關(guān)于可復(fù)寫式非易失性存儲器模塊的制造商與型號、可復(fù)寫式非易失性存儲器模塊的實體抹除單元數(shù)、每一實體抹除單元的實體程序化單元數(shù)等。

邏輯上屬于取代區(qū)608中的實體抹除單元是用于壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區(qū)608中仍存有正常的實體抹除單元并且數(shù)據(jù)區(qū)602的實體抹除單元損壞時，存儲器管理電路502會從取代區(qū)608中提取正常的實體抹除單元來更換損壞的實體抹除單元。

特別是，數(shù)據(jù)區(qū)602、閑置區(qū)604、系統(tǒng)區(qū)606與取代區(qū)608的實體抹除單元的數(shù)量會根據(jù)不同的存儲器規(guī)格而有所不同。此外，必須了解的是，在存儲器存儲裝置10的運作中，實體抹除單元關(guān)聯(lián)至數(shù)據(jù)區(qū)602、閑置區(qū)604、系統(tǒng)區(qū)606與取代區(qū)608的分組關(guān)系會動態(tài)地變動。例如，當(dāng)閑置區(qū)604中的實體抹除單元損壞而被取代區(qū)608的實體抹除單元取代時，則原本取代區(qū)608的實體抹除單元會被關(guān)聯(lián)至閑置區(qū)604。

請參照圖7，存儲器控制電路單元404(或存儲器管理電路502)會配置邏輯單元LBA(0)～LBA(H)以映射數(shù)據(jù)區(qū)602的實體抹除單元，其中每一邏輯單元具有多個邏輯子單元以映射對應(yīng)的實體抹除單元的實體程序化單元。并且，當(dāng)主機系統(tǒng)11欲寫入數(shù)據(jù)至邏輯單元或更新存儲于邏輯單元中的數(shù)據(jù)時，存儲器控制電路單元404(或存儲器管理電路502)會從閑置區(qū)604中提取一個實體抹除單元來寫入數(shù)據(jù)，以輪替數(shù)據(jù)區(qū)602的實體抹除單元。在本范例實施例中，邏輯子單元可以是邏輯頁面或邏輯扇區(qū)。

為了識別每個邏輯單元的數(shù)據(jù)被存儲在哪個實體抹除單元，在本范例實施例中，存儲器控制電路單元404(或存儲器管理電路502)會記錄邏輯單元與實體抹除單元之間的映射。并且，當(dāng)主機系統(tǒng)11欲在邏輯子單元中存取數(shù)據(jù)時，存儲器控制電路單元404(或存儲器管理電路502)會確認(rèn)此邏輯子單元所屬的邏輯單元，并且在此邏輯單元所映射的實體抹除單元中來存取數(shù)據(jù)。例如，在本范例實施例中，存儲器控制電路單元404(或存儲器管理電路502)會在可復(fù)寫式非易失性存儲器模塊406中存儲邏輯-實體映射表來記錄每一邏輯單元所映射的實體抹除單元，并且當(dāng)欲存取數(shù)據(jù)時存儲器控制電路單元404(或存儲器管理電路502)會將邏輯-實體映射表載入至緩沖存儲器508來維護。

值得一提的是，由于緩沖存儲器508的容量有限無法存儲記錄所有邏輯單元的映射關(guān)系的映射表，因此，在本范例實施例中，存儲器控制電路單元404(或存儲器管理電路502)會將邏輯單元LBA(0)～LBA(H)分組為多個邏輯區(qū)域LZ(0)～LZ(M)，并且為每一邏輯區(qū)域配置一個邏輯-實體映射表。特別是，當(dāng)存儲器控制電路單元404(或存儲器管理電路502)欲更新某個邏輯單元的映射時，對應(yīng)此邏輯單元所屬的邏輯區(qū)域的邏輯-實體映射表會被載入至緩沖存儲器508來被更新。

在本范例實施例中，存儲器存儲裝置10的可復(fù)寫式非易失性存儲器模塊406是以實體程序化單元為基礎(chǔ)(也稱為頁面為基礎(chǔ)(page based))來進行管理。例如，在執(zhí)行寫入指令時，不管目前數(shù)據(jù)是要寫入至哪個邏輯單元所對應(yīng)的邏輯程序化單元，存儲器控制電路單元404(或存儲器管理電路502)皆會以一個實體程序化單元接續(xù)一個實體程序化單元的方式來寫入數(shù)據(jù)(也稱為隨機寫入機制)。具體來說，以下也稱為隨機寫入機制會從閑置區(qū)604 中提取一個空的實體抹除單元作為目前使用的實體抹除單元(也稱為作動實體抹除單元)來寫入數(shù)據(jù)。并且，當(dāng)此目前使用的實體抹除單元已被寫滿時，存儲器控制電路單元404(或存儲器管理電路502)會再從閑置區(qū)604中提取另一個空的實體抹除單元作為目前使用的實體抹除單元，以繼續(xù)寫入數(shù)據(jù)。

在本范例實施例中，存儲器控制電路單元404(或存儲器管理電路502)還會在緩沖存儲器508中劃分出一區(qū)域以記錄多個實體-邏輯映射信息。實體-邏輯映射信息是記錄用以存儲數(shù)據(jù)的實體單元至邏輯單元的映射關(guān)系。爾后，存儲器控制電路單元404(或存儲器管理電路502)會再將記錄在緩沖存儲器508中的實體-邏輯映射信息存儲至可復(fù)寫式非易失性存儲器模塊406中。例如，對應(yīng)于將某筆數(shù)據(jù)寫入至閑置區(qū)604中的某個實體抹除單元，則對應(yīng)于此筆數(shù)據(jù)的實體-邏輯映射信息會先被記錄在緩沖存儲器508中，爾后再被存儲至此實體抹除單元中的實體程序化單元中。

特別是，在本范例實施例中，關(guān)于實體-邏輯映射信息的時間信息也會一并被存儲至實體抹除單元中，以表示此實體-邏輯映射信息的產(chǎn)生時間。例如，時間信息可根據(jù)將寫入數(shù)據(jù)寫入至實體抹除單元的時間來設(shè)定，或者也可根據(jù)實體-邏輯映射信息被寫入至實體抹除單元中的時間來設(shè)定。此外，存儲器控制電路單元404(或存儲器管理電路502)會將實體-邏輯映射信息存儲至實體抹除單元的數(shù)據(jù)比特區(qū)，并且將對應(yīng)于實體-邏輯映射信息的時間信息存儲至實體抹除單元的冗余比特區(qū)。

圖8是根據(jù)一實施例所示出的存儲在實體抹除單元中的實體-邏輯映射信息及時間信息的示意圖。

請參照圖8，實體-邏輯映射信息是存儲在實體抹除單元的數(shù)據(jù)比特區(qū)并且包括表示實體單元與邏輯單元的映射關(guān)系的信息，時間信息是存儲在實體抹除單元的冗余比特區(qū)并且包括表示對應(yīng)此映射關(guān)系的時間。在本范例實施例中，存儲在實體抹除單元中的實體-邏輯映射信息會記錄此實體抹除單元所映射的邏輯地址，并且確實的映射關(guān)系是依據(jù)邏輯地址在此實體抹除單元中的實際存儲地址來辨別。然而，在另一范例實施例中，實體-邏輯映射信息中也可以包括不同于上述的信息或判斷方法來辨識實體單元與邏輯單元的映射關(guān)系。

此外，在本范例實施例中，時間信息可包括寫入時間信息及整理時間信 息。寫入時間信息及整理時間信息可預(yù)設(shè)為預(yù)設(shè)值。而當(dāng)執(zhí)行一般寫入操作而需存儲實體-邏輯映射信息時，存儲器控制電路單元404(或存儲器管理電路502)會以對應(yīng)一般寫入操作的執(zhí)行時間來設(shè)定實體-邏輯映射信息的寫入時間信息。另外，當(dāng)在背景執(zhí)行數(shù)據(jù)整理操作(例如，數(shù)據(jù)合并或垃圾收集(garbage collection)等)而需存儲實體-邏輯映射信息時，存儲器控制電路單元404(或存儲器管理電路502)會另外以對應(yīng)數(shù)據(jù)整理操作的執(zhí)行時間來設(shè)定實體-邏輯映射信息的整理時間信息。

舉例而言，對應(yīng)于一般寫入操作，會更新實體-邏輯映射信息的寫入時間信息。而對應(yīng)于在背景執(zhí)行的數(shù)據(jù)整理操作，不僅會更新實體-邏輯映射信息的寫入時間信息，還會更新實體-邏輯映射信息的整理時間信息。時間信息可依據(jù)操作的執(zhí)行時間的先后以遞增的順序值(例如1、2、3…等)來設(shè)定。例如，寫入時間信息及整理時間信息的預(yù)設(shè)值為0。對應(yīng)于一般寫入操作，可依一般寫入操作的執(zhí)行時間先后，依序?qū)?yīng)的寫入時間信息設(shè)定為序列數(shù)值1、2、3…等。對應(yīng)于數(shù)據(jù)整理操作，可依數(shù)據(jù)整理操作的執(zhí)行時間先后，依序?qū)?yīng)的整理時間信息設(shè)定為序列數(shù)值1、2、3…等。此外，在另一范例實施例中，也可在數(shù)據(jù)整理操作完成后將整理時間信息重新設(shè)定。例如，假設(shè)整理時間信息依數(shù)據(jù)整理操作的執(zhí)行時間先后，依序?qū)?yīng)的整理時間信息設(shè)定為1、2、3。在下次執(zhí)行數(shù)據(jù)整理操作時，對應(yīng)的整理時間信息會從1開始設(shè)定。

值得一提的是，在本范例實施例中，時間信息雖然是同時包括寫入時間信息及整理時間信息，然而，在另一范例實施例中，時間信息也可僅包括寫入時間信息，而不包括整理時間信息。

圖9是根據(jù)一實施例所示出的對應(yīng)一般寫入操作而存儲實體-邏輯映射信息的示意圖。

請參照圖9，存儲器控制電路單元404(或存儲器管理電路502)會接收寫入指令與對應(yīng)于此寫入指令的寫入數(shù)據(jù)D(0)～D(E)。在本范例實施例中，是假設(shè)此寫入指令指示將寫入數(shù)據(jù)D(0)～D(E)寫入邏輯程序化單元910(0)～910(E)。

存儲器控制電路單元404(或存儲器管理電路502)會從可復(fù)寫式非易失性存儲器模塊406中提取至少一個實體抹除單元來寫入此寫入數(shù)據(jù)。例如， 存儲器控制電路單元404(或存儲器管理電路502)將寫入數(shù)據(jù)D(0)～D(E)存儲至實體抹除單元410(F)的實體程序化單元410(F-0)～410(F-E)中。在本范例實施例中，存儲器控制電路單元404(或存儲器管理電路502)可在緩沖存儲器508中劃分出區(qū)域920。并且，存儲器控制電路單元404(或存儲器管理電路502)會將對應(yīng)于寫入數(shù)據(jù)D(0)～D(E)的實體-邏輯映射信息921暫存在緩沖存儲器508中的區(qū)域920中，爾后再將記錄在區(qū)域920中的實體-邏輯映射信息921存儲至實體抹除單元410(F)中。例如，實體-邏輯映射信息921是記錄了寫入數(shù)據(jù)D(0)～D(E)所對應(yīng)的邏輯程序化單元910(0)～910(E)的邏輯地址LA(0)～LA(E)。

詳細(xì)而言，存儲器控制電路單元404(或存儲器管理電路502)會將寫入數(shù)據(jù)D(0)～D(E)存儲至實體程序化單元410(F-0)～410(F-E)的數(shù)據(jù)比特區(qū)，并且將對應(yīng)于寫入數(shù)據(jù)D(0)～D(E)的邏輯程序化單元910(0)～910(E)的邏輯地址LA(0)～LA(E)記錄在實體程序化單元410(F-0)～410(F-E)的冗余比特區(qū)。爾后，存儲器控制電路單元404(或存儲器管理電路502)會將緩沖存儲器508中的實體-邏輯映射信息921存儲至實體程序化單元410(F-F)。如圖9所示，實體-邏輯映射信息921被存儲至實體程序化單元410(F-F)的數(shù)據(jù)比特區(qū)。在本范例實施例中，存儲器控制電路單元404(或存儲器管理電路502)將實體-邏輯映射信息921存儲至實體程序化單元410(F-F)的數(shù)據(jù)比特區(qū)時，會一并將對應(yīng)于實體-邏輯映射信息921的時間信息存儲至實體程序化單元410(F-F)的冗余比特區(qū)。由于，本范例實施例是對應(yīng)于一般寫入操作，因此會設(shè)定寫入時間信息來代表實體-邏輯映射信息921的時間，例如，將寫入時間信息設(shè)定為1。而整理時間信息則可被設(shè)定為預(yù)設(shè)值，例如0，或依實際需求設(shè)定，在此不加以限制。值得一提的是，在本范例實施例中，實體程序化單元與邏輯程序化單元是一對一的映射關(guān)系，然而，在其它范例實施例中，實體程序化單元與邏輯程序化單元也可是一對多的映射。例如，寫入數(shù)據(jù)經(jīng)過壓縮的情況，一個實體程序化單元可能會對應(yīng)多個邏輯程序化單元。

圖10A是根據(jù)一實施例所示出的對應(yīng)垃圾收集操作而存儲實體-邏輯映射信息的示意圖。圖10B是根據(jù)另一實施例所示出的對應(yīng)垃圾收集操作而存儲實體-邏輯映射信息的示意圖。

請參照圖10A，當(dāng)對實體抹除單元410(0)及實體抹除單元410(1)執(zhí)行垃 圾收集操作時，存儲器控制電路單元404(或存儲器管理電路502)會將實體抹除單元410(0)及實體抹除單元410(1)中的有效數(shù)據(jù)搬移至另一個實體抹除單元中。例如，存儲器控制電路單元404(或存儲器管理電路502)將實體抹除單元410(0)中的有效數(shù)據(jù)D1、D2及實體抹除單元410(1)中的有效數(shù)據(jù)D3存儲至實體抹除單元410(F+1)的數(shù)據(jù)比特區(qū)。存儲器控制電路單元404(或存儲器管理電路502)也將此些有效數(shù)據(jù)所對應(yīng)的邏輯地址(即，邏輯地址LA(0)、LA(2)、LA(3))存儲至冗余比特區(qū)。并且，存儲器控制電路單元404(或存儲器管理電路502)會將關(guān)于實體抹除單元410(F+1)的實體-邏輯映射信息922存儲至實體抹除單元410(F+1)中。因此，實體抹除單元410(F+1)會存儲有效數(shù)據(jù)D1與對應(yīng)的邏輯地址LA(0)、有效數(shù)據(jù)D2與對應(yīng)的邏輯地址LA(2)、有效數(shù)據(jù)D3與對應(yīng)的邏輯地址LA(3)以及實體-邏輯映射信息922。在本范例實施例中，實體-邏輯映射信息922是記錄了有效數(shù)據(jù)D1、D2、D3所對應(yīng)的邏輯地址(即，邏輯地址LA(0)、LA(2)、LA(3))。由于本范例實施例是對應(yīng)于垃圾收集操作，因此存儲器控制電路單元404(或存儲器管理電路502)會設(shè)定寫入時間信息及整理時間信息來代表實體-邏輯映射信息922的時間。例如，在本實施例中，僅使用一個實體抹除單元(即實體抹除單元(F+1))即完成垃圾收集操作，因此，將對應(yīng)于實體抹除單元(F+1)的整理時間信息設(shè)定為1。而寫入時間信息可根據(jù)對應(yīng)于一般寫入操作的時間順序來設(shè)定。例如，在本范例實施例中，實體-邏輯映射信息922的寫入時間信息可設(shè)定為3。然而，在另一范例實施例中，寫入時間信息也可依實際需求設(shè)定為其他值。

請參照圖10B，當(dāng)需從閑置區(qū)提取多個實體抹除單元來存儲有效數(shù)據(jù)以完成一次垃圾收集操作時(例如，從閑置區(qū)提取兩個實體抹除單元來存儲有效數(shù)據(jù)以釋放出三個實體抹除單元)，存儲器控制電路單元404(或存儲器管理電路502)可依據(jù)此些實體抹除單元被提取以存儲有效數(shù)據(jù)的時間順序依序設(shè)定整理時間信息。如圖10B所示，假設(shè)存儲器控制電路單元404(或存儲器管理電路502)需提取實體抹除單元410(F+1)及410(F+2)來存儲實體抹除單元410(0)、410(1)及410(2)的有效數(shù)據(jù)，才能完成本次垃圾收集操作。存儲器控制電路單元404(或存儲器管理電路502)會將實體抹除單元410(0)的有效數(shù)據(jù)D1、D2及實體抹除單元410(1)的有效數(shù)據(jù)D3存儲至實體抹除單 元410(F+1)，并且將實體-邏輯映射信息922存儲至實體抹除單元410(F+1)，以及將寫入時間信息設(shè)定為4，而將整理時間信息設(shè)定為1。再者，存儲器控制電路單元404(或存儲器管理電路502)會將實體抹除單元410(1)的有效數(shù)據(jù)D4及實體抹除單元410(2)的有效數(shù)據(jù)D5、D6存儲至實體抹除單元410(F+2)，并且將實體-邏輯映射信息926存儲至實體抹除單元410(F+1)，以及將寫入時間信息同樣地設(shè)定為4，而將整理時間信息設(shè)定為2。在本范例實施例中，實體-邏輯映射信息922是記錄了有效數(shù)據(jù)D1、D2、D3所對應(yīng)的邏輯地址(即，邏輯地址LA(0)、LA(2)、LA(3))，而實體-邏輯映射信息926是記錄了有效數(shù)據(jù)D4、D5、D6所對應(yīng)的邏輯地址(即，邏輯地址LA(5)、LA(6)、LA(8))。此外，值得一提的是，在本范例實施例中，在完成一次垃圾收集操作的過程中，被提取以存儲有效數(shù)據(jù)的所有實體抹除單元的寫入時間信息會被設(shè)定為相同值。

上述范例實施例中，存儲器控制電路單元404(或存儲器管理電路502)是將緩沖存儲器508中的實體-邏輯映射信息存儲至相關(guān)的實體抹除單元中。然而，在其它范例實施例中，存儲器控制電路單元404(或存儲器管理電路502)也可將緩沖存儲器508中的實體-邏輯映射信息存儲至特殊的實體抹除單元中，此特殊的實體抹除單元即是專門用來存儲實體-邏輯映射信息。

在本范例實施例中，存儲器控制電路單元404(或存儲器管理電路502)會在適當(dāng)?shù)臅r間點利用實體-邏輯映射信息來更新邏輯-實體映射表。例如，當(dāng)緩沖存儲器508中用來存儲實體-邏輯映射信息的空間已滿時，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)緩沖存儲器508中的實體-邏輯映射信息來更新邏輯-實體映射表，并將更新后的邏輯-實體映射表回存至可復(fù)寫式非易失性存儲器模塊406中。

然而，當(dāng)存儲器存儲裝置10使用一段時間之后可能發(fā)生可復(fù)寫式非易失性存儲器模塊406損壞的情況，使所存儲的邏輯-實體映射表損毀而無法正常存取數(shù)據(jù)。因此，在本范例實施例中，倘若邏輯-實體映射表已損毀，可通過整理可復(fù)寫式非易失性存儲器模塊406的實體-邏輯映射信息來重建邏輯-實體映射表，進而識別可復(fù)寫式非易失性存儲器模塊406所存儲的數(shù)據(jù)(例如，使用者數(shù)據(jù))。

圖11是根據(jù)一實施例所示出的建立邏輯-實體映射表的示意圖。

當(dāng)需要重建數(shù)據(jù)時，主機系統(tǒng)11會下達(dá)控制指令指示存儲器控制電路單元404(或存儲器管理電路502)執(zhí)行對應(yīng)操作。例如，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)來自于主機系統(tǒng)11的讀取指令讀取存儲在所有實體抹除單元中的實體-邏輯映射信息及對應(yīng)的時間信息，并將所讀取的實體-邏輯映射信息及時間信息回應(yīng)于主機系統(tǒng)11。更進一步地，主機系統(tǒng)11會根據(jù)實體-邏輯映射信息所對應(yīng)的時間信息來整理實體-邏輯映射信息。在本范例實施例中，假設(shè)所讀取的實體-邏輯映射信息包括對應(yīng)于實體抹除單元PBA(0)～PBA(3)的實體-邏輯映射信息。實體抹除單元PBA(0)的實體-邏輯映射信息包括邏輯地址LA(0)、LA(1)、LA(2)，并且對應(yīng)于邏輯地址LA(0)、LA(1)、LA(2)的寫入時間信息與整理時間信息分別為1與0。實體抹除單元PBA(1)的實體-邏輯映射信息包括邏輯地址LA(3)、LA(4)、LA(5)，并且對應(yīng)于邏輯地址LA(3)、LA(4)、LA(5)的寫入時間信息與整理時間信息分別為2與0。實體抹除單元PBA(2)的實體-邏輯映射信息包括邏輯地址LA(1)、LA(2)、LA(4)，并且對應(yīng)于LA(1)、LA(2)、LA(4)的寫入時間信息與整理時間信息分別為3與0。實體抹除單元PBA(3)的實體-邏輯映射信息包括邏輯地址LA(0)、LA(3)、LA(5)，并且對應(yīng)于邏輯地址LA(0)、LA(3)、LA(5)的寫入時間信息及整理時間信息分別為4與1。主機系統(tǒng)11根據(jù)寫入時間信息及整理時間信息將實體-邏輯地址映射信息排序如圖11的整理表1101所示。需注意的是，在本范例實施例中，實體-邏輯映射信息整理表1101中所標(biāo)示的實體地址對應(yīng)邏輯地址僅為實體-邏輯映射信息的示意，實際操作上，實體-邏輯映射信息可以記錄邏輯地址為主，此部分已在前述內(nèi)容中說明，在此不再贅述。

此外，在本范例實施例中，主機系統(tǒng)11會先比較對應(yīng)于實體-邏輯映射信息的寫入時間信息，倘若寫入時間信息相同，再比較整理時間信息。在另一范例實施例中，也可以不同于上述的判斷方法來決定以寫入時間信息或整理時間信息來排序?qū)嶓w-邏輯映射信息。

如實體-邏輯映射信息整理表1101所示，在本范例實施例中，邏輯地址LA(0)會映射至實體抹除單元PBA(0)與實體抹除單元PBA(3)，邏輯地址LA(1)及LA(2)會映射至實體抹除單元PBA(0)與實體抹除單元PBA(2)，邏輯地址LA(4)會映射至實體抹除單元PBA(1)與實體抹除單元PBA(2)，邏輯地址LA(3) 及LA(5)會映射至實體抹除單元PBA(1)與實體抹除單元PBA(3)。因此，存儲器控制電路單元404(或存儲器管理電路502)會根據(jù)時間信息來識別出最新的映射關(guān)系。例如，關(guān)于邏輯地址LA(0)的映射關(guān)系，主機系統(tǒng)11根據(jù)寫入時間信息判斷邏輯地址LA(0)映射至實體抹除單元PBA(3)(對應(yīng)的寫入時間信息為4)是最新的映射關(guān)系，基此建立邏輯地址LA(0)映射至實體地址PA(3-0)的邏輯-實體映射信息并記錄在邏輯-實體映射表1102中。相同地，關(guān)于邏輯地址LA(1)的映射關(guān)系，主機系統(tǒng)11根據(jù)寫入時間信息判斷邏輯地址LA(1)映射至實體抹除單元PBA(2)(對應(yīng)的寫入時間信息為3)是最新的映射關(guān)系，基此建立邏輯地址LA(1)映射至實體地址PA(2-0)的邏輯-實體映射信息并記錄在邏輯-實體映射表1102中。以此類推，主機系統(tǒng)11可根據(jù)經(jīng)排序的實體-邏輯地址映射信息的整理表1101來建立多個邏輯-實體映射信息以產(chǎn)生邏輯-實體映射表1102。

在本范例實施例中，主機系統(tǒng)11是根據(jù)實體-邏輯映射信息整理表1101由前往后(即，由舊數(shù)據(jù)至新數(shù)據(jù))逐一掃描已排序的實體-邏輯地址映射信息，并將最新的映射關(guān)系記錄在邏輯-實體映射表1102中。例如，主機系統(tǒng)11掃描到實體地址PA(0-1)映射至邏輯地址LA(1)的映射信息時，會將邏輯地址LA(1)映射至實體地址PA(0-1)的映射關(guān)系記錄在邏輯-實體映射表1102中。爾后，當(dāng)主機系統(tǒng)11掃描到實體地址PA(2-0)映射至邏輯地址LA(1)的映射信息時，會以邏輯地址LA(1)映射至實體地址PA(2-0)的映射關(guān)系來更新邏輯-實體映射表1102。

在另一范例實施例中，主機系統(tǒng)11也可根據(jù)實體-邏輯映射信息整理表1101由后往前(即，由新數(shù)據(jù)至舊數(shù)據(jù))逐一掃描已排序的實體-邏輯地址映射信息，并將最新的映射關(guān)系記錄在邏輯-實體映射表1102中。例如，主機系統(tǒng)11掃描到實體地址PA(2-2)映射至邏輯地址LA(4)的映射信息時，即可判斷此映射信息為對應(yīng)邏輯地址LA(4)的最新的映射關(guān)系，并將邏輯地址LA(4)映射至實體地址PA(2-2)的映射關(guān)系記錄在邏輯-實體映射表1102中。爾后，當(dāng)主機系統(tǒng)11掃描到實體地址PA(1-1)映射至邏輯地址LA(4)的映射信息時，將不會更新邏輯-實體映射表1102。

雖然，存儲器控制電路單元404(或存儲器管理電路502)在將寫入數(shù)據(jù)存儲至實體抹除單元后，會將對應(yīng)的實體-邏輯映射信息存儲至寫入數(shù)據(jù)的實 體抹除單元中。但倘若寫入數(shù)據(jù)時發(fā)生系統(tǒng)運作問題(例如，斷電)，使得寫入數(shù)據(jù)雖已存儲至實體抹除單元，但實體-邏輯映射信息尚未存儲至實體抹除單元中。如此一來，存儲器控制電路單元404(或存儲器管理電路502)將無法直接從此實體抹除單元的實體程序化單元(例如，實體抹除單元中的最后一個被程序化的實體程序化單元)中取得此實體抹除單元的實體-邏輯映射信息。

因此，當(dāng)存儲器控制電路單元404(或存儲器管理電路502)無法從某實體抹除單元的實體程序化單元中取得實體-邏輯映射信息時，存儲器控制電路單元404(或存儲器管理電路502)會以特定的數(shù)據(jù)量大小為單位來一一讀取此實體抹除單元中數(shù)據(jù)比特區(qū)所存儲的使用者數(shù)據(jù)及對應(yīng)的冗余比特區(qū)所存儲的邏輯地址。存儲器控制電路單元404(或存儲器管理電路502)可從目前已建立的邏輯-實體映射表找出此邏輯地址所映射的實體地址，并讀取存儲在此實體地址的使用者數(shù)據(jù)。主機系統(tǒng)11進而可通過比對使用者數(shù)據(jù)來判斷是否需更新邏輯-實體映射表中的映射信息。

圖12A及12B是根據(jù)一實施例所示出比對使用者數(shù)據(jù)以更新邏輯-實體映射表的示意圖。

請參照圖12A，在本范例實施例中，主機系統(tǒng)11已根據(jù)從實體抹除單元可讀取到的實體-邏輯映射信息建立了邏輯-實體映射表1201。針對未取得實體-邏輯映射信息的實體抹除單元，主機系統(tǒng)11會下達(dá)讀取指令以指示存儲器控制電路單元404(或存儲器管理電路502)讀取此些實體抹除單元中所存儲的使用者數(shù)據(jù)及邏輯地址。在本范例實施例中，是以實體程序化單元的大小為單位來讀取使用者數(shù)據(jù)。舉例而言，請參照圖12B，實體抹除單元410(3)未存儲對應(yīng)的實體-邏輯映射信息，存儲器控制電路單元404(或存儲器管理電路502)會讀取實體抹除單元410(3)的使用者數(shù)據(jù)及對應(yīng)的邏輯地址。例如，邏輯地址LA(0)對應(yīng)數(shù)據(jù)D4，邏輯地址LA(1)對應(yīng)數(shù)據(jù)D2，邏輯地址LA(2)對應(yīng)數(shù)據(jù)D3。

請同時參照圖12A及12B，存儲器控制電路單元404(或存儲器管理電路502)會查詢目前已建立的邏輯-實體映射表1201，以找出所讀出的邏輯地址映射的實體地址。例如，在邏輯-實體映射表1201中，邏輯地址LA(0)映射至實體地址PA(2-0)(即，實體抹除單元410(2)的實體程序化單元410(2-0))， 存儲器控制電路單元404(或存儲器管理電路502)會讀取實體程序化單元410(2-0)所存儲的數(shù)據(jù)D1。

主機系統(tǒng)11會比對實體抹除單元410(3)中的數(shù)據(jù)D4及實體抹除單元410(2)中的數(shù)據(jù)D1，并判斷數(shù)據(jù)不相同而需更新邏輯-實體映射表1201。主機系統(tǒng)11會根據(jù)實體抹除單元410(3)與邏輯地址LA(0)的映射關(guān)系來更新邏輯-實體映射表1201。請參照圖12B，在更新后的邏輯-實體映射表1202中，邏輯地址LA(0)的映射信息會被更新為映射至實體地址PA(3-0)(即，實體抹除單元410(3)的實體程序化單元410(3-0))。

接著，存儲器控制電路單元404(或存儲器管理電路502)會繼續(xù)針對實體抹除單元410(3)中的下一筆使用者數(shù)據(jù)進行比對。例如，實體抹除單元410(3)的實體程序化單元410(3-1)中的數(shù)據(jù)D2是對應(yīng)到邏輯地址LA(1)。在邏輯-實體映射表1202中，邏輯地址LA(1)是映射至實體地址PA(2-1)(即，實體抹除單元410(2)的實體程序化單元410(2-1))，存儲器控制電路單元404(或存儲器管理電路502)會讀取實體程序化單元410(2-1)所存儲的數(shù)據(jù)D2。

主機系統(tǒng)11會比對實體抹除單元410(3)中的數(shù)據(jù)D2及實體抹除單元410(2)中的數(shù)據(jù)D2，并判斷數(shù)據(jù)相同而不更新邏輯-實體映射表1202。

值得一提的是，在本范例實施例的邏輯-實體映射表中，以邏輯地址對應(yīng)實體地址來表示邏輯單元與實體單元之間的映射關(guān)系僅為示意。實際上也可以不同于上述方式來進行表示。

通過上述范例實施例所重建的邏輯-實體映射表將可包括最新的邏輯-實體映射信息。進而，主機系統(tǒng)11可根據(jù)重建的邏輯-實體映射表將可復(fù)寫式非易失性存儲器模塊406中的數(shù)據(jù)正確地讀出。

上述范例實施例中，在重建邏輯-實體映射表的過程里是由主機系統(tǒng)11來執(zhí)行相關(guān)的運算。主機系統(tǒng)11可以通過下達(dá)控制指令來指示存儲器控制電路單元404(或存儲器管理電路502)執(zhí)行相應(yīng)操作。此些控制指令可以是有別于一般指令的特殊指令，例如，廠商指令(vender command)。因此，主機系統(tǒng)11可將用以重建數(shù)據(jù)的數(shù)據(jù)重建控制碼傳送至存儲器存儲裝置10，存儲器控制電路單元404(或存儲器管理電路502)會將此數(shù)據(jù)重建控制碼載入至緩沖存儲器508中以運行。此數(shù)據(jù)重建控制碼會運行使存儲器控制電路單元404(或存儲器管理電路502)可根據(jù)主機系統(tǒng)11的特殊指令執(zhí)行相應(yīng) 操作。然而，在其它范例實施例中，也可以是由存儲器存儲裝置10通過固件碼運行而執(zhí)行重建邏輯-實體映射表的過程里的相關(guān)運算。

再者，為了提升讀取數(shù)據(jù)的速度，還可將重建的邏輯-實體映射表載入至存儲器存儲裝置10的緩沖存儲器508中，使存儲器控制電路單元404(或存儲器管理電路502)可直接存取緩沖存儲器508中的邏輯-實體映射表來讀取存儲在可復(fù)寫式非易失性存儲器模塊406中的使用者數(shù)據(jù)。例如，主機系統(tǒng)11可使用廠商指令將重建的邏輯-實體映射表中的映射信息分批回存至存儲器存儲裝置10的緩沖存儲器508中。爾后，主機系統(tǒng)11可下達(dá)一般讀取指令指示存儲器控制電路單元404(或存儲器管理電路502)讀取可復(fù)寫式非易失性存儲器模塊406中的使用者數(shù)據(jù)。

值得一提的是，每次分批寫入至存儲器存儲裝置10的映射信息可根據(jù)一般讀取指令可讀取的最大讀取數(shù)據(jù)量來決定。例如，主機系統(tǒng)11可根據(jù)一般讀取指令的最大讀取數(shù)據(jù)量計算可讀取的邏輯地址個數(shù)，并根據(jù)所計算的邏輯地址個數(shù)將邏輯-實體映射表中對應(yīng)數(shù)量的映射信息寫入至存儲器存儲裝置10的緩沖存儲器中。寫入映射信息之后，主機系統(tǒng)11可下達(dá)一般讀取指令指示存儲器控制電路單元404(或存儲器管理電路502)將此些映射信息所對應(yīng)的使用者數(shù)據(jù)一次讀出。

圖13為根據(jù)一實施例所示出的數(shù)據(jù)重建方法流程圖。

請參照圖13，在步驟S1301中，讀取存儲在可復(fù)寫式非易失性存儲器模塊中的實體-邏輯映射信息及對應(yīng)于實體-邏輯映射信息的時間信息。在步驟S1303中，根據(jù)所讀取的時間信息排序所讀取的實體-邏輯映射信息。在步驟S1305中，根據(jù)已排序的實體-邏輯映射信息產(chǎn)生邏輯-實體映射表。在步驟S1307中，將所產(chǎn)生的邏輯-實體映射表回存至存儲器存儲裝置的緩沖存儲器中。

在另一范例實施例中，在步驟S1301之前，還包括記錄實體-邏輯映射信息至存儲器存儲裝置的緩沖存儲器中，并且實體-邏輯映射信息是記錄多個實體抹除單元的多個邏輯地址。爾后，記錄在緩沖存儲器中的實體-邏輯映射信息以及對應(yīng)于實體-邏輯映射信息的時間信息會被存儲至可復(fù)寫式非易失性存儲器模塊中。

在另一范例實施例中，在步驟S1301之前，還包括將數(shù)據(jù)重建控制碼載 入至存儲器存儲裝置的緩沖存儲器。并且，上述步驟已詳細(xì)說明如上，在此不再贅述。

綜上所述，本發(fā)明在存儲實體-邏輯映射信息時，會一并記錄時間信息，藉以辨識實體-邏輯映射信息的新舊。爾后，在邏輯-實體映射表無法被正確存取時，可根據(jù)最新的實體-邏輯映射信息來建立邏輯-實體映射信息。藉此，可正確地重建出存取數(shù)據(jù)所需的邏輯-實體映射表，并且可根據(jù)重建的邏輯-實體映射表將可復(fù)寫式非易失性存儲器模塊中的使用者數(shù)據(jù)正確地讀出。另外，重建的邏輯-實體映射表還可被回存至存儲器存儲裝置的緩沖存儲器中，由此提升讀取數(shù)據(jù)的效率。

最后應(yīng)說明的是：以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對發(fā)明進行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。