技術(shù)總結(jié)
本發(fā)明公開了一種反熔絲FPGA燒錄編程硬件電路設(shè)計(jì)，所采取的技術(shù)方案包括：用于與上位機(jī)通信的主控芯片電路；與用于反熔絲燒錄的高速電壓控制電路；與用于實(shí)時(shí)檢測反熔絲燒錄狀態(tài)的電流檢測電路。所述主控芯片電路用于與上位機(jī)進(jìn)行通信并根據(jù)上位機(jī)指令依照時(shí)序產(chǎn)生燒錄控制信號，所述高速電壓控制電路根據(jù)主控芯片的信號產(chǎn)生燒錄控制電壓，燒錄控制電壓依照主控芯片信號的不同可以快速變化，所述電流檢測電路用于實(shí)時(shí)檢測反熔絲的燒錄狀態(tài)。本發(fā)明的有益效果為，提出了一種可行且高效的反熔絲FPGA燒錄器設(shè)計(jì)方法。

技術(shù)研發(fā)人員：趙智達(dá)
受保護(hù)的技術(shù)使用者：趙智達(dá)
文檔號碼：201510351584
技術(shù)研發(fā)日：2015.06.24
技術(shù)公布日：2017.01.11