本發(fā)明涉及一種FPGA燒錄編程硬件電路設(shè)計，特別涉及一種用于反熔絲FPGA的燒錄編程硬件電路設(shè)計。

背景技術(shù)：

FPGA根據(jù)編程邏輯結(jié)構(gòu)的不同，可以分為基于SRAM結(jié)構(gòu)的FPGA、基于反熔絲結(jié)構(gòu)的FPGA等。由于反熔絲單元占用版圖面積小，同等規(guī)模下，反熔絲FPGA的布線資源比SRAM結(jié)構(gòu)FPGA豐富的多。而且反熔絲FPGA編程后，掉電程序不丟失，使用方便。反熔絲結(jié)構(gòu)抗輻照能力強，性能安全可靠，適合軍用和宇航級器件。

反熔絲是一種由兩個導通層之間加一層絕緣層構(gòu)成的半導體器件，在絕緣體導通之前相當與很大的電阻，電路上處于開路狀態(tài)。在電流反復沖擊下，絕緣體導通，此時反熔絲相當于小電阻，電路上處于導通狀態(tài)。

燒錄編程反熔絲FPGA需要反熔絲FPGA燒錄器。反熔絲的燒錄需要嚴格的時序和電壓要求。燒錄器需要在指定的反熔絲一端施加持續(xù)的高電平脈沖，同時燒錄器需要實時檢測反熔絲的燒錄情況，在反熔絲燒通過后要停止繼續(xù)燒錄，以防過燒。

目前，反熔絲燒錄器主要依賴進口，一方面，燒錄電壓等不可自主調(diào)節(jié)，影響燒錄效率；另一方面，燒錄過程不可控，無法靈活地對單個反熔絲進行燒錄。

技術(shù)實現(xiàn)要素：

為了克服上述現(xiàn)有技術(shù)的不足，本發(fā)明提出了一種用于反熔絲FPGA的燒錄器設(shè)計。

本發(fā)明所采取的技術(shù)方案包括：用于與上位機通信的主控芯片電路；與用于反熔絲燒錄的高速電壓控制電路；與用于實時檢測反熔絲燒錄狀態(tài)的電流檢測電路。

其中與上位機通信的主控芯片電路通過串口接口接收上位機指令。主控芯片電路提供信號給高速電壓控制電路。高速電壓控制電路根據(jù)主控芯片的信號產(chǎn)生燒錄控制電壓，燒錄控制電壓依照主控芯片信號的不同可以快速變化。電壓檢測電路可以實時檢測電壓，并發(fā)送給上位機進行判斷。電流檢測電路實時檢測反熔絲的燒錄狀態(tài)，當反熔絲燒通時，燒錄通路上電流發(fā)生明顯的增大，電流檢測電路捕捉到反熔絲燒通信號并發(fā)送給主控芯片，停止發(fā)送燒錄電壓，完成反熔絲的燒錄過程。

根據(jù)本發(fā)明的一個方面，所述與上位機通信的主控芯片電路使用串口與上位機進行通信。按照上位機的指令，在指令所需的時間產(chǎn)生三種燒錄所需電壓的控制信號。三種電壓為：用于反熔絲燒錄的編程電壓、用于通路開關(guān)控制的開關(guān)電壓、以及防止燒錄特定反熔絲時其他反熔絲不被誤燒的保護電壓。

根據(jù)本發(fā)明的一個方面，所述用于反熔絲燒錄的編程電壓用于反熔絲FPGA芯片編程電壓引腳上。編程電壓在芯片內(nèi)部通過控制電路施加到特定待燒錄反熔絲一端，特定待燒錄反熔絲另一端通過控制電路連接到地電平。通過持續(xù)施加編程電壓脈沖實現(xiàn)反熔絲的燒錄。反熔絲FPGA燒錄器通過高速電壓控制器產(chǎn)生滿足時序要求的編程電壓脈沖提供給反熔絲FPGA芯片。

根據(jù)本發(fā)明的一個方面，所述用于通路開關(guān)控制的開關(guān)電壓用于反熔絲FPGA芯片引腳之一上。開關(guān)電壓的作用是在芯片燒錄時打開所需通路，使燒錄電壓加載到特定待燒錄反熔絲兩端。反熔絲FPGA燒錄器通過高速電壓控制器產(chǎn)生滿足時序要求的開關(guān)電壓提供給反熔絲FPGA芯片。

根據(jù)本發(fā)明的一個方面，所述用于防止燒錄特定反熔絲時其他反熔絲不被誤燒的保護電壓用于反熔絲FPGA芯片引腳之一上。編程時，待燒錄反熔絲兩端一端施加編程電壓，另一端施加地電平，其他與待燒錄反熔絲處于同一行的反熔絲兩端一端施加編程電壓，另一端施加保護電壓，這樣非燒錄反熔絲兩端電壓差較低，從而不會被誤燒。反熔絲FPGA燒錄器通過高速電壓控制器產(chǎn)生滿足時序要求的保護電壓提供給反熔絲FPGA芯片。

根據(jù)本發(fā)明的一個方面，電流檢測電路采集反熔絲燒錄通路上的電流在一個小電阻上的分壓，當反熔絲燒通時，電壓發(fā)生改變。電壓檢測電路實時檢測該電壓，并發(fā)送給上位機進行判斷，當電壓超過設(shè)定的閾值時，判定反熔絲已 燒通，停止發(fā)送燒錄電壓。

附圖說明

圖1為本發(fā)明一種實施方式的反熔絲FPGA燒錄器系統(tǒng)框圖。

圖2為本發(fā)明一種實施方式的主控芯片與上位機電路框圖。

圖3為本發(fā)明一種實施方式的高速電壓產(chǎn)生和控制電路原理圖。

圖4為本發(fā)明一種實施方式的電壓采集電路原理圖。

圖5為本發(fā)明一種實施方式的燒錄電流檢測電路原理圖。

具體實施方式

下面結(jié)合附圖和實例對本發(fā)明進行詳細描述。

圖1所示為本發(fā)明一種實施方式的反熔絲FPGA燒錄器系統(tǒng)框圖。該系統(tǒng)框圖包括：上位機PC、主控芯片、燒錄電壓產(chǎn)生電路、開關(guān)電壓產(chǎn)生電路、保護電壓產(chǎn)生電路、電壓采集電路、電流檢測電路和反熔絲FPGA。其中主控芯片、燒錄電壓產(chǎn)生電路、開關(guān)電壓產(chǎn)生電路、保護電壓產(chǎn)生電路、電壓采集電路和電流檢測電路是反熔絲FPGA燒錄器的主要部分，如圖1虛線框中所示。反熔絲FPGA燒錄器主控芯片接受上位機PC的指令，產(chǎn)生三路電壓控制信號到電壓產(chǎn)生電路。其中，燒錄電壓產(chǎn)生電路的電壓輸出經(jīng)過電流檢測電路連接到反熔絲FPGA燒錄電壓接口。燒錄電壓產(chǎn)生電路、開關(guān)電壓產(chǎn)生電路、保護電壓產(chǎn)生電路和電流檢測電路的輸出作為電壓采集電路的輸入，電壓采集電路的輸出傳送給主控芯片。主控芯片處理過后將電壓等信息傳送給上位機。

圖2所示為本發(fā)明一種實施方式的主控芯片與上位機電路框圖。如圖所示，上位機與主控芯片通過UART接口進行通信。主控芯片接受上位機的指令產(chǎn)生輸出。主控芯片產(chǎn)生三路電壓控制信號并分別傳送到三路高速DAC。同時主控芯片接受電壓檢測電路所采集到的電壓，進行判斷后反饋給上位機。

圖3所示為本發(fā)明的一種實施方式的高速電壓產(chǎn)生和控制電路原理圖。該電路原理圖包括：高速DAC和高速運算放大器。高速DAC可以在很短時間間隔內(nèi)將輸入的數(shù)字信號轉(zhuǎn)化為模擬信號輸出。高速DAC的信號輸入端311為圖1中 主控芯片的電壓控制信號。高速DAC將電壓控制信號的數(shù)字信號轉(zhuǎn)換為模擬信號，由于用于燒錄的電壓較高，還需要通過運算放大器進行放大。高速DAC輸出的模擬信號通過電阻R303接到運算放大器的反向輸入端。運算放大器的同相輸入端通過電阻R301接地，同時通過電阻R302接到運算放大器的輸出端。運算放大器的主要作用是放大高速DAC的輸出到所需電壓。電阻R301和電阻R302阻值之比決定了運算放大器的放大倍數(shù)。運算放大器的放大倍數(shù)由所需燒錄電壓的最大值與高速DAC所能輸出的最高電壓之比決定。運算放大器采用單電源供電，電源312應(yīng)大于所需燒錄電壓的最大值。運算放大器的輸出313連接到電壓檢測電路和反熔絲FPGA芯片燒錄電壓相關(guān)引腳。

圖4所示為本發(fā)明的一種實施方式的電壓采集原理圖。該原理圖包括：模擬選擇器和高速ADC。模擬選擇器可以選通四路輸入中的一路，模擬選擇器的后級輸入到高速ADC，實現(xiàn)了電壓采集的復用。411端連接到三路燒錄電壓中反熔絲燒錄電壓輸出端，即圖3中313。電阻R401和電阻R402對該電壓進行分壓，分壓后的電壓由R401和R402的阻值之比決定。412端連接到三路燒錄電壓中通路開關(guān)控制電壓輸出端。電阻R403和電阻R404對該電壓進行分壓。413端連接到三路燒錄電壓中防止燒錄單個反熔絲時其他反熔絲不被誤燒的保護電壓輸出端。電阻R405和電阻R406對該電壓進行分壓。電阻R401、R402、R403、R404、R405和R406選用阻值較大的電阻，防止對前級電壓產(chǎn)生電路所產(chǎn)生的電壓產(chǎn)生影響。414端連接到電流檢測電路中的電壓輸出端。電流檢測電路中電壓輸出端電壓較低，所以不需要分壓電路。415端為模擬選擇器選擇端。高速ADC可以在很短的時間間隔內(nèi)將輸入的模擬電壓信號轉(zhuǎn)換為數(shù)字信號輸出。模擬選擇器接受主控芯片控制，依次選擇四路輸入電壓中的一路，模擬選擇器輸出連接到高速ADC進行模擬到數(shù)字的轉(zhuǎn)換后，由高速ADC輸出端416輸出到主控芯片進行分析和判斷。

圖5所示為本發(fā)明的一種實施方式的燒錄電流檢測電路原理圖。所采用儀表放大器是一種特殊的差動放大器，具有超高輸入阻抗，極其良好的CMRR，能放大在共模電壓下的信號。圖中511端連接到三路燒錄電壓中反熔絲燒錄電壓輸出端。514端連接到反熔絲FPGA燒錄電壓端口。電阻R501選用阻值較小的電阻， 電阻R502選用阻值較大的電阻，用于在反熔絲燒通前的電流通路。當反熔絲燒通前，反熔絲的阻值很大，R501兩端的電壓較小。反熔絲燒通后，反熔絲的阻值突然降低，R501上流過的電流增大。儀表放大器采集R501兩端的電壓，512端為儀表放大器的電源。儀表放大器將R501兩端的電壓放大合適倍數(shù)后，由513端輸出到電壓采集電路，即圖4中414端，經(jīng)過ADC轉(zhuǎn)化為數(shù)字信號，輸入到主控芯片進行反熔絲燒錄的判斷。