1.一種指令塊處理方法，其特征在于，所述方法包括：
處理器確定X個(gè)指令塊中的第一指令塊，所述第一指令塊被執(zhí)行讀操作的頻率大于所述X個(gè)指令塊中其他指令塊中的每個(gè)指令塊被執(zhí)行讀操作的頻率，所述X個(gè)指令塊被保存在第一存儲(chǔ)器集合中的N個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，N是正整數(shù)，X是大于1的整數(shù)；以及
所述處理器將所述第一指令塊保存在第二存儲(chǔ)器集合中的M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，M是正整數(shù)，所述第一存儲(chǔ)器集合和所述第二存儲(chǔ)器集合的交集為空集合，其中，所述M個(gè)存儲(chǔ)器的帶寬大于所述N個(gè)存儲(chǔ)器的帶寬。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述處理器將所述第一指令塊保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中具體包括：
所述處理器在所述N個(gè)存儲(chǔ)器中所述第一存儲(chǔ)器的使用情況大于或等于第一閾值時(shí)，將所述第一指令塊保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，所述第一閾值大于0。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述處理器在所述N個(gè)存儲(chǔ)器中所述第一存儲(chǔ)器的使用情況大于或等于第一閾值時(shí)，將所述第一指令塊保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中具體包括：
所述處理器在所述N個(gè)存儲(chǔ)器中所述第一存儲(chǔ)器的使用情況大于或等于所述第一閾值以及所述M個(gè)存儲(chǔ)器中第二存儲(chǔ)器的使用情況小于第二閾值時(shí)，將所述第一指令塊保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，所述第二閾值大于0。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，在所述處理器將所述第一指令塊保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中之前，所述方法還包括：
所述處理器確定Y個(gè)指令塊中的第二指令塊，所述第二指令塊被執(zhí)行讀操作的頻率小于所述Y個(gè)指令塊中其他指令塊中的每個(gè)指令塊被執(zhí)行讀操作的頻率，所述Y個(gè)指令塊被保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，Y為大于1的整數(shù)；以及
所述處理器在所述M個(gè)存儲(chǔ)器中第二存儲(chǔ)器的使用情況大于或等于第二閾值時(shí)，將所述第二指令塊保存在所述第一存儲(chǔ)器集合中的所述N個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，所述第二閾值大于0。
5.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的方法，其特征在于，在所述處理器將所述第一指令塊保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中之后，所述方法還包括：
所述處理器刪除所述N個(gè)存儲(chǔ)器中每個(gè)存儲(chǔ)器保存的所述第一指令塊。
6.根據(jù)權(quán)利要求4所述的方法，其特征在于，在所述處理器將所述第二指令塊保存在所述第一存儲(chǔ)器集合中的所述N個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中之后，所述方法還包括：
所述處理器刪除所述M個(gè)存儲(chǔ)器中每個(gè)存儲(chǔ)器保存的所述第二指令塊。
7.根據(jù)權(quán)1至6中任一所述的方法，其特征在于，所述X個(gè)指令塊中每個(gè)指令塊包含計(jì)數(shù)指令，所述處理器確定所述X個(gè)指令塊中的所述第一指令塊之前，所述方法還包括：
所述處理器通過(guò)執(zhí)行所述X個(gè)指令塊中每個(gè)指令塊中包含的所述計(jì)數(shù)指令確定所述X個(gè)指令塊中每個(gè)指令塊被執(zhí)行讀操作的數(shù)量；以及
所述處理器根據(jù)所述X個(gè)指令塊中每個(gè)指令塊被執(zhí)行讀操作的數(shù)量確定所述X個(gè)指令塊中每個(gè)指令塊被執(zhí)行讀操作的頻率。
8.一種處理器，其特征在于，包括：
第一確定單元，用于確定X個(gè)指令塊中的第一指令塊，所述第一指令塊被執(zhí)行讀操作的頻率大于所述X個(gè)指令塊中其他指令塊中的每個(gè)指令塊被執(zhí)行讀操作的頻率，所述X個(gè)指令塊被保存在第一存儲(chǔ)器集合中的N個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，N是正整數(shù)，X是大于1的整數(shù)；以及
執(zhí)行單元，用于將所述第一確定單元確定的所述第一指令塊保存在第二存儲(chǔ)器集合中的M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，M是正整數(shù)，所述第一存儲(chǔ)器集合和所述第二存儲(chǔ)器集合的交集為空集合，其中，所述M個(gè)存儲(chǔ)器的帶寬大于所述N個(gè)存儲(chǔ)器的帶寬。
9.根據(jù)權(quán)利要求8所述的處理器，其特征在于，所述執(zhí)行單元具體用于：
在所述N個(gè)存儲(chǔ)器中所述第一存儲(chǔ)器的使用情況大于或等于第一閾值時(shí)，將所述第一指令塊保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，所述第一閾值大于0。
10.根據(jù)權(quán)利要求9所述的處理器，其特征在于，所述執(zhí)行單元具體用于：
在所述N個(gè)存儲(chǔ)器中所述第一存儲(chǔ)器的使用情況大于或等于所述第一閾值以及所述M個(gè)存儲(chǔ)器中第二存儲(chǔ)器的使用情況小于第二閾值時(shí)，將所述第一指令塊保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，所述第二閾值大于0。
11.根據(jù)權(quán)利要求9所述的處理器，其特征在于，所述處理器還包括：
第二確定單元，用于在所述執(zhí)行單元將所述第一指令塊保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中之前，確定Y個(gè)指令塊中的第二指令塊，所述第二指令塊被執(zhí)行讀操作的頻率小于所述Y個(gè)指令塊中其他指令塊中的每個(gè)指令塊被執(zhí)行讀操作的頻率，所述Y個(gè)指令塊被保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，Y為大于1的整數(shù)；
所述執(zhí)行單元，還用于在所述M個(gè)存儲(chǔ)器中第二存儲(chǔ)器的使用情況大于或等于第二閾值時(shí)，將所述第二確定單元確定的所述第二指令塊保存在所述第一存儲(chǔ)器集合中的所述N個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中，所述第二閾值大于0。
12.根據(jù)權(quán)利要求8-11中任一項(xiàng)所述的處理器，其特征在于，所述處理器還包括刪除單元，所述刪除單元用于在所述執(zhí)行單元將所述第一指令塊保存在所述第二存儲(chǔ)器集合中的所述M個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中之后，刪除所述N個(gè)存儲(chǔ)器中每個(gè)存儲(chǔ)器保存的所述第一指令塊。
13.根據(jù)權(quán)利要求11所述的處理器，其特征在于，所述處理器還包括刪除單元，所述刪除單元用于在所述執(zhí)行單元將所述第二指令塊保存在所述第一存儲(chǔ)器集合中的所述N個(gè)存儲(chǔ)器的每個(gè)存儲(chǔ)器中之后，刪除所述M個(gè)存儲(chǔ)器中每個(gè)存儲(chǔ)器保存的所述第二指令塊。
14.根據(jù)權(quán)利要求8-13中任一項(xiàng)所述的處理器，其特征在于，所述X個(gè)指令塊中每個(gè)指令塊包含計(jì)數(shù)指令，所述處理器還包括第三確定單元，所述第三確定單元用于在所述第一確定單元確定所述X個(gè)指令塊中的所述第一指令塊之前，通過(guò)執(zhí)行所述X個(gè)指令塊中每個(gè)指令塊中包含的所述計(jì)數(shù)指令確定所述X個(gè)指令塊中每個(gè)指令塊被執(zhí)行讀操作的數(shù)量；以及
根據(jù)所述X個(gè)指令塊中每個(gè)指令塊被執(zhí)行讀操作的數(shù)量確定所述X個(gè)指令塊中每個(gè)指令塊被執(zhí)行讀操作的頻率。