背景技術(shù)：

已經(jīng)減少了半導(dǎo)體存儲(chǔ)器的特征尺寸以產(chǎn)生更小的存儲(chǔ)器組件及/或在相同面積中提供更多的存儲(chǔ)器容量。提供給半導(dǎo)體存儲(chǔ)器的電壓電平也被降低以限制功耗。隨著存儲(chǔ)器單元的尺寸及/或電壓的降低，存儲(chǔ)在每一存儲(chǔ)單元中的電荷電平也可減小。這降低了基于存儲(chǔ)的電荷檢測(cè)存儲(chǔ)器單元的數(shù)據(jù)狀態(tài)的錯(cuò)誤的余量。減少的錯(cuò)誤余量可使存儲(chǔ)器裝置更容易出現(xiàn)軟錯(cuò)誤，例如，α粒子相互作用。歸因于例如可變刷新時(shí)間(vrt)的弱單元，存儲(chǔ)器裝置也可能容易出現(xiàn)其它錯(cuò)誤。當(dāng)一或多個(gè)存儲(chǔ)器單元在常規(guī)存儲(chǔ)器刷新循環(huán)期間刷新單元之前丟失存儲(chǔ)在單元中的電荷時(shí)，可能會(huì)發(fā)生錯(cuò)誤。歸因于高泄漏電流、初始充電不良及/或單元中的額外缺陷，單元可能以異常速率丟失電荷。此類錯(cuò)誤可能會(huì)導(dǎo)致存儲(chǔ)器裝置中的隨機(jī)單位錯(cuò)誤。

糾錯(cuò)碼(ecc)可結(jié)合存儲(chǔ)器使用以補(bǔ)償及/或校正存儲(chǔ)器單元中的數(shù)據(jù)錯(cuò)誤。ecc的實(shí)例包含漢明碼及奇偶校驗(yàn)位。雖然ecc可提高存儲(chǔ)器的數(shù)據(jù)完整性，但是其也可能增加一或多個(gè)存儲(chǔ)器操作所需的時(shí)間。這可能會(huì)降低存儲(chǔ)器性能。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的實(shí)施例，一種設(shè)備可包含：存儲(chǔ)器陣列，其包含多個(gè)存儲(chǔ)器單元；寫入驅(qū)動(dòng)器，其由全局寫入i/o線耦合到所述存儲(chǔ)器陣列，其中所述寫入驅(qū)動(dòng)器可經(jīng)配置以向所述多個(gè)存儲(chǔ)器單元提供數(shù)據(jù)；數(shù)據(jù)感測(cè)放大器，其由全局讀取i/o線耦合到所述存儲(chǔ)器陣列，其中所述數(shù)據(jù)感測(cè)放大器可經(jīng)配置以接收存儲(chǔ)在所述多個(gè)存儲(chǔ)器單元中的數(shù)據(jù)；錯(cuò)誤控制碼電路，其由局部寫入數(shù)據(jù)線耦合到所述寫入驅(qū)動(dòng)器且進(jìn)一步由局部讀取數(shù)據(jù)線耦合到所述數(shù)據(jù)感測(cè)放大器，其中所述錯(cuò)誤控制碼電路可經(jīng)配置以從全局寫入數(shù)據(jù)線接收數(shù)據(jù)且經(jīng)由全局讀取數(shù)據(jù)線發(fā)送數(shù)據(jù)；及控制電路，其可經(jīng)配置以向所述存儲(chǔ)器陣列、寫入驅(qū)動(dòng)器、數(shù)據(jù)感測(cè)放大器及錯(cuò)誤控制電路提供控制信號(hào)，其中所述控制電路可進(jìn)一步經(jīng)配置以檢測(cè)兩個(gè)連續(xù)寫入掩碼操作且將所述兩個(gè)寫入掩碼操作的執(zhí)行流水線處理，其中所述兩個(gè)連續(xù)寫入掩碼操作中的第二寫入掩碼操作可在所述兩個(gè)連續(xù)寫入掩碼操作中的第一寫入掩碼操作完成執(zhí)行之前開始執(zhí)行。

根據(jù)本發(fā)明的實(shí)施例，一種方法可包含在存儲(chǔ)器中執(zhí)行第一讀取操作以讀取第一讀取數(shù)據(jù)；將用于第一讀取數(shù)據(jù)的糾錯(cuò)碼進(jìn)行比較以確定所述第一讀取數(shù)據(jù)中的錯(cuò)誤；校正所述第一讀取數(shù)據(jù)中的錯(cuò)誤；在執(zhí)行所述第一讀取操作之后對(duì)局部輸入-輸出線進(jìn)行預(yù)充電；在所述存儲(chǔ)器中執(zhí)行第二讀取操作以在用于所述第一讀取數(shù)據(jù)的所述糾錯(cuò)碼的所述比較期間讀取第二讀取數(shù)據(jù)；將所述第一讀取數(shù)據(jù)與待寫入在所述存儲(chǔ)器中的第一寫入數(shù)據(jù)合并以提供第一經(jīng)合并數(shù)據(jù)；對(duì)所述第一經(jīng)合并數(shù)據(jù)計(jì)算第一新的糾錯(cuò)碼；執(zhí)行第一寫入操作以在所述存儲(chǔ)器中寫入所述第一經(jīng)合并數(shù)據(jù)；將用于第二讀取數(shù)據(jù)的糾錯(cuò)碼進(jìn)行比較以確定在所述第一讀取數(shù)據(jù)與所述第一寫入數(shù)據(jù)的所述合并期間從第二地址讀取的數(shù)據(jù)中的錯(cuò)誤；校正所述第二讀取數(shù)據(jù)中的錯(cuò)誤；將所述第二讀取數(shù)據(jù)與待寫入在所述存儲(chǔ)器中的第二寫入數(shù)據(jù)合并以提供經(jīng)合并數(shù)據(jù)；對(duì)所述第二經(jīng)合并數(shù)據(jù)計(jì)算第二新的糾錯(cuò)碼；及執(zhí)行第二寫入操作以在所述存儲(chǔ)器中寫入所述第二經(jīng)合并數(shù)據(jù)。

根據(jù)本發(fā)明的實(shí)施例，一種方法可包含：在所述存儲(chǔ)器處接收第一數(shù)據(jù)信號(hào)；從所述存儲(chǔ)器中的第一地址讀取第一讀取數(shù)據(jù)；對(duì)所述第一讀取數(shù)據(jù)計(jì)算糾錯(cuò)碼；將來自所述第一數(shù)據(jù)信號(hào)的數(shù)據(jù)與所述第一讀取數(shù)據(jù)合并以產(chǎn)生第一新數(shù)據(jù)；對(duì)所述第一新數(shù)據(jù)計(jì)算糾錯(cuò)碼；在所述存儲(chǔ)器處接收第二數(shù)據(jù)信號(hào)；在用于所述第一新數(shù)據(jù)的所述糾錯(cuò)碼的所述計(jì)算期間從所述存儲(chǔ)器中的第二地址讀取第二讀取數(shù)據(jù)；對(duì)所述第二讀取數(shù)據(jù)計(jì)算糾錯(cuò)碼；將來自所述第二數(shù)據(jù)信號(hào)的數(shù)據(jù)與所述第二讀取數(shù)據(jù)合并以產(chǎn)生第二新數(shù)據(jù)；對(duì)所述第二新數(shù)據(jù)計(jì)算糾錯(cuò)碼；將所述第一新數(shù)據(jù)寫入到所述存儲(chǔ)器中的所述第一地址；及將所述第二新數(shù)據(jù)寫入到所述存儲(chǔ)器中的所述第二地址。

根據(jù)本發(fā)明的實(shí)施例，一種方法可包含：在存儲(chǔ)器處接收第一寫入命令；在所述存儲(chǔ)器處接收第二寫入命令；在所述存儲(chǔ)器處接收第一數(shù)據(jù)信號(hào)；在所述存儲(chǔ)器處接收第一掩碼數(shù)據(jù)信號(hào)；在已接收到所述第一數(shù)據(jù)信號(hào)及所述第一掩碼數(shù)據(jù)信號(hào)之后在所述存儲(chǔ)器中的第一地址處執(zhí)行第一讀取操作；對(duì)從所述第一地址讀取的數(shù)據(jù)計(jì)算糾錯(cuò)碼；將來自所述第一數(shù)據(jù)信號(hào)的數(shù)據(jù)與從所述第一地址讀取的所述數(shù)據(jù)合并以產(chǎn)生第一新數(shù)據(jù)；對(duì)所述第一新數(shù)據(jù)計(jì)算糾錯(cuò)碼；在所述存儲(chǔ)器處接收第二數(shù)據(jù)信號(hào)；在所述存儲(chǔ)器處接收第二掩碼數(shù)據(jù)信號(hào)；在所述存儲(chǔ)器中的第二地址處執(zhí)行第二讀取操作；對(duì)從所述第二地址讀取的數(shù)據(jù)計(jì)算糾錯(cuò)碼；將來自所述第二數(shù)據(jù)信號(hào)的數(shù)據(jù)與從所述第二地址讀取的所述數(shù)據(jù)合并以產(chǎn)生第二新數(shù)據(jù)；對(duì)所述第二新數(shù)據(jù)計(jì)算糾錯(cuò)碼；在所述第一地址處執(zhí)行第一寫入操作以存儲(chǔ)所述第一新數(shù)據(jù)；及在所述第二地址處執(zhí)行第二寫入操作以存儲(chǔ)所述第二新數(shù)據(jù)。

附圖說明

圖1是根據(jù)本發(fā)明的實(shí)施例的兩個(gè)寫入掩碼操作的簡易時(shí)序圖。

圖2是根據(jù)本發(fā)明的實(shí)施例的兩個(gè)流水線寫入掩碼操作的簡易時(shí)序圖。

圖3是根據(jù)本發(fā)明的實(shí)施例的兩個(gè)流水線寫入掩碼操作的時(shí)序圖。

圖4是根據(jù)本發(fā)明的實(shí)施例的兩個(gè)流水線寫入掩碼操作的時(shí)序圖。

圖5是根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器的框圖。

圖6是根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器的部分的框圖。

圖7是根據(jù)本發(fā)明的實(shí)施例的并行ecc電路的框圖。

具體實(shí)施方式

下文中陳述特定細(xì)節(jié)以提供對(duì)本發(fā)明的實(shí)施例的充分理解。然而，所屬領(lǐng)域的技術(shù)人員將清楚，本發(fā)明的實(shí)施例可在無這些特定細(xì)節(jié)的情況下而實(shí)踐。此外，本文中描述的本發(fā)明的特定實(shí)施例是以實(shí)例方式提供且不應(yīng)用于將本發(fā)明的范圍限制于這些特定實(shí)施例。在其它實(shí)例中，未詳細(xì)展示眾所周知的電路、控制信號(hào)、時(shí)序協(xié)議及軟件操作以便避免不必要地模糊本發(fā)明。

具有糾錯(cuò)碼(ecc)的存儲(chǔ)器可能能夠執(zhí)行一或多個(gè)操作。操作可包含讀取、寫入、寫入掩碼及/或擦除。還可包含其它操作。讀取操作可向存儲(chǔ)器外部的裝置及/或存儲(chǔ)器內(nèi)的另一組件提供存儲(chǔ)在包含于存儲(chǔ)器中的陣列中的數(shù)據(jù)。寫入操作可將數(shù)據(jù)寫入到陣列。可從存儲(chǔ)器外部的裝置及/或存儲(chǔ)器內(nèi)的另一組件接收數(shù)據(jù)。寫入掩碼操作可將數(shù)據(jù)寫入到陣列的部分，并同時(shí)防止陣列的一或多個(gè)其它部分被寫入。例如，可響應(yīng)于寫入比存儲(chǔ)器中的陣列的最小可寫入數(shù)據(jù)單元更小尺寸的數(shù)據(jù)而執(zhí)行寫入掩碼操作。在一些存儲(chǔ)器實(shí)施例中，寫入掩碼操作可具有由存儲(chǔ)器執(zhí)行的存儲(chǔ)器操作的最長列間延遲(tccd)。寫入掩碼操作可包含讀取-修改-寫入操作以確保僅重寫所需的位。即，寫入掩碼操作可從陣列讀取數(shù)據(jù)，修改從陣列讀取的數(shù)據(jù)，并將經(jīng)修改數(shù)據(jù)寫入到陣列。在一些實(shí)施例中，經(jīng)修改數(shù)據(jù)可包含由存儲(chǔ)器接收的新數(shù)據(jù)、由存儲(chǔ)器的組件產(chǎn)生的數(shù)據(jù)(例如，ecc代碼)、先前寫入到陣列的數(shù)據(jù)及/或其組合。在一些情況下，寫入掩碼操作的tccd的長度可能會(huì)降低存儲(chǔ)器性能。

圖1中的簡易時(shí)序圖100中說明了根據(jù)本發(fā)明的實(shí)施例的兩個(gè)連續(xù)寫入掩碼操作的實(shí)例。當(dāng)寫入掩碼操作被起始時(shí)，在時(shí)間t0時(shí)及read1期間，從對(duì)應(yīng)于存儲(chǔ)器地址的陣列的存儲(chǔ)器讀取數(shù)據(jù)。在讀取地址處的存儲(chǔ)器之后，在時(shí)間t1處，比較讀取數(shù)據(jù)的ecc，且如果需要，在ecc1期間校正錯(cuò)誤?？尚Ｕ龁挝诲e(cuò)誤及/或多位錯(cuò)誤。在時(shí)間t2處，待寫入的新數(shù)據(jù)與讀取數(shù)據(jù)合并，且在merge1期間計(jì)算新的ecc。接著，將經(jīng)合并數(shù)據(jù)和新的ecc在write1期間在時(shí)間t3處寫入到存儲(chǔ)器陣列中的所需存儲(chǔ)器位置。在一些實(shí)施例中，將經(jīng)合并數(shù)據(jù)寫入到從其讀取所述讀取數(shù)據(jù)的同一個(gè)存儲(chǔ)器，即對(duì)應(yīng)于存儲(chǔ)器地址的存儲(chǔ)器。在下一個(gè)操作之前，局部輸入/輸出線(lio)可在時(shí)間t4處被預(yù)充電以準(zhǔn)備隨后的存儲(chǔ)器操作。lio可用于將讀取的數(shù)據(jù)從存儲(chǔ)器提供給其它內(nèi)部存儲(chǔ)器電路，例如數(shù)據(jù)放大器。從時(shí)間t0到時(shí)間t5的經(jīng)過時(shí)間可表示tccd。與第一寫入掩碼操作相同的第二寫入掩碼操作接著在時(shí)間t5處開始執(zhí)行，并在時(shí)間t10處完成。

可通過利用操作的流水線處理來減少兩個(gè)連續(xù)寫入掩碼操作的tccd。用于執(zhí)行的操作的流水線處理可包含在先前操作完成執(zhí)行之前執(zhí)行操作。在流水線處理操作的一些實(shí)施例中，可由存儲(chǔ)器同時(shí)執(zhí)行兩個(gè)或更多個(gè)操作。在操作的流水線處理的一些實(shí)施例中，由存儲(chǔ)器執(zhí)行的兩個(gè)或更多個(gè)指令可均在一段時(shí)間期間處于執(zhí)行階段。

圖2說明根據(jù)本發(fā)明的實(shí)施例的兩個(gè)寫入掩碼操作的實(shí)例流水線處理執(zhí)行的簡易時(shí)序圖200。在時(shí)間t0處，存取對(duì)應(yīng)于存儲(chǔ)器地址的存儲(chǔ)器，且在readl期間讀取數(shù)據(jù)。在讀取數(shù)據(jù)之后，時(shí)間t1處，比較讀取數(shù)據(jù)的ecc，且如果需要，在ecc1期間校正錯(cuò)誤。與時(shí)序圖100相反，在時(shí)間t1處，繼完成readl之后，在iopul期間也對(duì)lio進(jìn)行預(yù)充電。在ecc1期間，即，在第一地址的ecc操作期間發(fā)生lio的預(yù)充電。存取對(duì)應(yīng)于第二寫入掩碼操作的第二地址的存儲(chǔ)器，且在read2期間的時(shí)間t2處讀取數(shù)據(jù)。read2與ecc1重疊(例如，其至少部分同時(shí)發(fā)生)，在此期間，如先前所述，必要時(shí)將讀取數(shù)據(jù)的ecc進(jìn)行比較且校正錯(cuò)誤。在時(shí)間t3處，將待寫入到第一存儲(chǔ)器地址的新數(shù)據(jù)與第一存儲(chǔ)器地址的讀取數(shù)據(jù)合并，且在mergel期間計(jì)算新的ecc。在時(shí)間t4處，將第二讀取數(shù)據(jù)的ecc進(jìn)行比較，且如果需要，在ecc2期間校正錯(cuò)誤。在時(shí)間t5處及writel期間，將第一地址的經(jīng)合并數(shù)據(jù)及新的ecc寫入到存儲(chǔ)器陣列中的所需存儲(chǔ)器位置。第一寫入掩碼操作在時(shí)間t6處完成執(zhí)行。在時(shí)間t7處，將待寫入到第二地址的新數(shù)據(jù)與第二地址的讀取數(shù)據(jù)合并，且在merge2期間計(jì)算新的ecc。在時(shí)間t8處及write2期間，將第二地址的經(jīng)合并數(shù)據(jù)及新的ecc寫入到存儲(chǔ)器陣列中的所需存儲(chǔ)器位置。lio在iopu2期間的t9處進(jìn)行預(yù)充電以準(zhǔn)備隨后的存儲(chǔ)器操作，且第二寫入掩碼操作在時(shí)間t10處完成執(zhí)行。如時(shí)序圖200中所示的兩個(gè)流水線寫入掩碼操作的總執(zhí)行時(shí)間可小于如時(shí)序圖100中所示的兩個(gè)連續(xù)執(zhí)行的寫入掩碼操作的時(shí)間。雖然連續(xù)兩個(gè)寫入掩碼操作在圖2中被流水線處理，但是可能將多于兩個(gè)連續(xù)寫入掩碼操作流水線處理。例如，第三寫入掩碼操作可在繼時(shí)序圖200中的read2之后的時(shí)間t4處開始。

圖5說明根據(jù)本發(fā)明的一或多個(gè)實(shí)施例的存儲(chǔ)器500。存儲(chǔ)器500可能能夠執(zhí)行如參考圖2所描述的流水線處理寫入掩碼操作。存儲(chǔ)器500可包含陣列505及耦合到陣列505的外圍電路510。陣列505可包含多個(gè)存儲(chǔ)器單元，其可被組織成多個(gè)行及列。外圍電路510可包含寫入驅(qū)動(dòng)器525。當(dāng)被啟用時(shí)，寫入驅(qū)動(dòng)器525可使由列地址解碼器(圖5中未展示)選擇的感測(cè)放大器過驅(qū)動(dòng)，且經(jīng)由全局寫入i/o線520提供待寫入到陣列505的數(shù)據(jù)。在一些實(shí)施例中，待寫入到陣列505的數(shù)據(jù)可包含奇偶校驗(yàn)位及/或其它ecc。外圍電路510還可包含糾錯(cuò)碼(ecc)電路545。在寫入操作期間，ecc電路545可經(jīng)由全局寫入數(shù)據(jù)線555從數(shù)據(jù)i/o線(圖5中未展示)接收待寫入到陣列505的數(shù)據(jù)。ecc電路545可計(jì)算待寫入到陣列505的數(shù)據(jù)的奇偶校驗(yàn)位或其它ecc。接著，ecc電路可經(jīng)由局部寫入數(shù)據(jù)線540向?qū)懭腧?qū)動(dòng)器525提供待寫入到陣列505的數(shù)據(jù)。

外圍電路510可進(jìn)一步包含數(shù)據(jù)感測(cè)放大器(dsa)530，用于放大并提供從陣列505讀取并由全局讀取i/o線515提供的數(shù)據(jù)。在一些實(shí)施例中，從陣列505讀取的數(shù)據(jù)可包含奇偶校驗(yàn)位及/或其它ecc。ecc電路545可從局部讀取數(shù)據(jù)線535接收從陣列505讀取的數(shù)據(jù)。ecc電路545可檢查讀取的數(shù)據(jù)是否有錯(cuò)誤，且校正可能發(fā)現(xiàn)的錯(cuò)誤。在讀取操作期間，ecc電路545接著可經(jīng)由全局讀取數(shù)據(jù)線550將經(jīng)校正讀取數(shù)據(jù)傳遞到數(shù)據(jù)i/o線(圖5中未展示)。

在寫入掩碼操作期間，ecc電路545還可經(jīng)由全局寫數(shù)據(jù)線555從數(shù)據(jù)i/o線接收掩碼數(shù)據(jù)信號(hào)。ecc電路545可接收從對(duì)應(yīng)于從局部讀取線535寫入經(jīng)接收數(shù)據(jù)的位置的地址處的陣列505讀取的數(shù)據(jù)。ecc電路545可檢查讀取的數(shù)據(jù)是否有錯(cuò)誤，且校正可能發(fā)現(xiàn)的錯(cuò)誤。接著，ecc電路545可將經(jīng)校正讀取數(shù)據(jù)與待寫入到陣列505的經(jīng)接收數(shù)據(jù)合并。ecc電路545可進(jìn)一步對(duì)經(jīng)合并數(shù)據(jù)計(jì)算新奇偶位或其它ecc。經(jīng)合并數(shù)據(jù)可由ecc電路545經(jīng)由局部寫入線540傳遞到寫入驅(qū)動(dòng)器525。ecc電路545還可將奇偶校驗(yàn)位及/或其它ecc傳遞給寫入驅(qū)動(dòng)器525。接著，寫入驅(qū)動(dòng)器525可經(jīng)由全局寫入i/o線520提供待寫入到陣列505的數(shù)據(jù)。

在一些實(shí)施例中，ecc電路545可被實(shí)施為并行操作的兩個(gè)ecc電路。圖7是根據(jù)本發(fā)明的實(shí)施例的并行ecc電路的框圖。圖7說明根據(jù)本發(fā)明的實(shí)施例的經(jīng)配置以并行操作的兩個(gè)ecc電路700的實(shí)例配置。并行ecc電路700可耦合到易失性或非易失性存儲(chǔ)器的陣列706。陣列706可類似于圖5中所示的陣列505。

并行ecc電路700可包含可大體上并行操作的第一ecc電路720及第二ecc電路740。第一ecc電路720可接收第一數(shù)據(jù)data-old及與第一數(shù)據(jù)data-old相關(guān)聯(lián)的奇偶校驗(yàn)位parity-old。第一數(shù)據(jù)data-old可為先前所存儲(chǔ)的且從陣列706讀出的舊數(shù)據(jù)。第一ecc電路720還可接收第二數(shù)據(jù)data-new，其可為新數(shù)據(jù)，所述第二數(shù)據(jù)data-new的至少一些部分將存儲(chǔ)在陣列706中代替第一數(shù)據(jù)data-old的相應(yīng)部分(例如，第二數(shù)據(jù)data-new的至少一些部分將蓋寫第一數(shù)據(jù)data-old的相應(yīng)部分)。data-new可由第一ecc電路720經(jīng)由輸入緩沖器760而不是陣列706接收。在一些實(shí)施例中，輸入緩沖器可從存儲(chǔ)器外部的裝置(未展示)接收data-new。

第一ecc電路720經(jīng)配置以在第一數(shù)據(jù)data-old中檢測(cè)到一或多個(gè)數(shù)據(jù)錯(cuò)誤時(shí)基于第一數(shù)據(jù)data-old及其相關(guān)聯(lián)的奇偶校驗(yàn)位parity-old選擇性地校正第一數(shù)據(jù)data-old中的一或多個(gè)數(shù)據(jù)錯(cuò)誤。經(jīng)校正數(shù)據(jù)可對(duì)應(yīng)于被認(rèn)為已存儲(chǔ)在陣列706中的數(shù)據(jù)字。在并行ecc電路700的操作期間，向第一ecc電路720提供的第一數(shù)據(jù)data-old可能不總是具有一或多個(gè)數(shù)據(jù)錯(cuò)誤。將理解的是，雖然第一ecc電路720經(jīng)配置以在由第一ecc電路720檢測(cè)到此類錯(cuò)誤時(shí)校正向其提供的數(shù)據(jù)data-old中的一或多個(gè)數(shù)據(jù)錯(cuò)誤，但是當(dāng)向第一ecc電路720提供的數(shù)據(jù)data-old不具有任何數(shù)據(jù)錯(cuò)誤時(shí)，第一ecc電路720將不“校正”數(shù)據(jù)字中的數(shù)據(jù)位，因?yàn)椴淮嬖阱e(cuò)誤要校正。

第一ecc電路720經(jīng)配置以響應(yīng)于控制信號(hào)(例如，數(shù)據(jù)掩碼信號(hào)datamask)而選擇性地將經(jīng)校正數(shù)據(jù)(即，如由第一ecc電路校正的第一數(shù)據(jù)或在相同數(shù)據(jù)中未檢測(cè)到數(shù)據(jù)錯(cuò)誤的情況下的未經(jīng)校正的第一數(shù)據(jù))與第二數(shù)據(jù)data-new合并。datamask信號(hào)可接收自控制電路755?？刂齐娐?55可類似于圖5中所示的控制電路560。第一ecc電路720可基于經(jīng)校正的數(shù)據(jù)字的一或多個(gè)部分及第二數(shù)據(jù)data-new的一或多個(gè)部分產(chǎn)生最終經(jīng)合并的數(shù)據(jù)data-merged，其中控制信號(hào)datamask確定哪個(gè)數(shù)據(jù)的哪些部分用以產(chǎn)生最終經(jīng)合并的數(shù)據(jù)data-merged。換句話說，控制信號(hào)datamask可使第一ecc電路720保持經(jīng)校正數(shù)據(jù)的一或多個(gè)部分而不在寫入掩碼操作期間被第二數(shù)據(jù)data-new的一或多個(gè)對(duì)應(yīng)部分替換。

第一ecc電路720可向?qū)懭腚娐?60提供最終經(jīng)合并的數(shù)據(jù)data-merged，寫入電路760可隨后將所述最終經(jīng)合并的數(shù)據(jù)data-merged與相關(guān)聯(lián)的奇偶校驗(yàn)位parity-corrected一起寫入到陣列706，如下文更詳細(xì)描述。在一些實(shí)施例中，寫入電路760可經(jīng)實(shí)施以包含如圖5中所示的寫入驅(qū)動(dòng)器525。

在一些實(shí)施例中，第二ecc電路740可與第一ecc電路720分離且與其不同，且可至少部分地與第一ecc電路720同時(shí)操作。換句話說，第二ecc電路740如本文中所描述而操作期間的時(shí)間可至少部分地與第一ecc電路720如本文中所描述而操作期間的時(shí)間重疊—例如，使得電路720、740中的一者在電路720、740中的另一者已結(jié)束其相應(yīng)操作之前開始其相應(yīng)操作。與在類似第一及第二ecc電路的操作連續(xù)操作(其中所述第二ecc電路直到所述第一ecc電路已完成操作才開始操作)的設(shè)備相比較，第一ecc電路720及第二ecc電路740的此并行操作在一些實(shí)例中可改善從陣列706讀取及/或向陣列706寫入的時(shí)序。

第二ecc電路740接收所述第一數(shù)據(jù)data-old及所述第二數(shù)據(jù)data-new，但不從第一ecc電路720接收所述經(jīng)校正的第一數(shù)據(jù)。第二ecc電路740響應(yīng)于控制信號(hào)datamask初步將第一數(shù)據(jù)data-old與第二數(shù)據(jù)data-new合并，且由此產(chǎn)生初始經(jīng)合并的數(shù)據(jù)字。向第一ecc電路720提供的控制信號(hào)datamask大體上與向第二ecc電路740提供的控制信號(hào)datamask相同。所述初步合并的結(jié)果為“初始”經(jīng)合并的數(shù)據(jù)，因?yàn)楹喜⒌剿龀跏冀?jīng)合并的數(shù)據(jù)中的所述第一數(shù)據(jù)data-old的任何部分可包含一或多個(gè)數(shù)據(jù)錯(cuò)誤(因?yàn)榈降诙cc電路740的輸入為來自陣列706的“原始”數(shù)據(jù)字data-old，其可包含一或多個(gè)數(shù)據(jù)錯(cuò)誤)。

第二ecc電路740還產(chǎn)生與所述初始經(jīng)合并的數(shù)據(jù)相關(guān)聯(lián)的初始奇偶校驗(yàn)位，且在校正器電路746中校正初始奇偶。由第二ecc電路740向?qū)懭腚娐?60提供經(jīng)校正的奇偶校驗(yàn)位parity-corrected，寫入電路760(如上文所提及)將所述經(jīng)校正的奇偶校驗(yàn)位parity-corrected與所述最終經(jīng)合并的數(shù)據(jù)data-merged一起寫入到陣列706。在一些實(shí)例中，所述經(jīng)校正的奇偶校驗(yàn)碼可代表全部最終經(jīng)合并的數(shù)據(jù)data-merged，或在其它實(shí)例中，可代表所述最終經(jīng)合并的數(shù)據(jù)data-merged的兩個(gè)或多于兩個(gè)部分(例如，其中每一部分對(duì)應(yīng)于數(shù)據(jù)的可被屏蔽的區(qū)段)。

所述初始奇偶校驗(yàn)位可需要校正，因?yàn)榛谒龀跏冀?jīng)合并的數(shù)據(jù)(其可含有一或多個(gè)數(shù)據(jù)錯(cuò)誤)而產(chǎn)生所述初始奇偶校驗(yàn)位。如果所述初始經(jīng)合并的數(shù)據(jù)含有一或多個(gè)錯(cuò)誤(與由第一ecc電路720產(chǎn)生的最終經(jīng)合并的數(shù)據(jù)data-merged相比較)，那么從所述初始經(jīng)合并的數(shù)據(jù)產(chǎn)生的初始奇偶校驗(yàn)位將具有一或多個(gè)錯(cuò)誤(與所述最終經(jīng)合并的數(shù)據(jù)data-merged應(yīng)具有的奇偶校驗(yàn)位的類型相比較)。換句話說，第二ecc電路740校正所述初始奇偶校驗(yàn)位，使得經(jīng)校正的奇偶校驗(yàn)位parity-corrected是用于所述最終經(jīng)合并的數(shù)據(jù)data-merged的奇偶校驗(yàn)位。如下文更詳細(xì)描述，在于合并到所述最終經(jīng)合并的數(shù)據(jù)data-merged的所述第一數(shù)據(jù)data-old的部分中不存在數(shù)據(jù)錯(cuò)誤的實(shí)例中，所述初始奇偶校驗(yàn)位將無需被校正，且將僅作為經(jīng)校正的奇偶校驗(yàn)位parity-corrected傳遞通過校正器電路746。

并行操作第一ecc電路720與第二ecc電路740允許第一奇偶校驗(yàn)電路720校正所述第一數(shù)據(jù)data-old中的數(shù)據(jù)錯(cuò)誤，同時(shí)至少部分地同時(shí)允許第二ecc電路740產(chǎn)生初始奇偶校驗(yàn)位，如同在合并到所述最終數(shù)據(jù)data-merged的所述第一數(shù)據(jù)data-old的部分中不存在錯(cuò)誤一樣。因?yàn)檫@兩個(gè)操作相對(duì)冗長，且初始奇偶校驗(yàn)位的校正相對(duì)較快，所以寫入掩碼操作的讀取-修改-寫入可比在循序ecc解碼及隨后的ecc編碼程序中快速且高效地處理。

2013年8月28日申請(qǐng)的美國申請(qǐng)案14/002,092“用于校正數(shù)據(jù)錯(cuò)誤的電路設(shè)備及方法(circuits,apparatuses,andmethodsforcorrectingdataerrors)”中描述了可用于實(shí)施并行ecc電路700的并行ecc電路的實(shí)例，然而也可使用其它并行ecc電路設(shè)計(jì)而不脫離本發(fā)明的范圍。在一些實(shí)施例中，可使用循序ecc電路或其它ecc電路架構(gòu)來實(shí)施ecc電路545而不脫離本發(fā)明的范圍。

返回參考圖5，外圍電路510可包含控制電路560?？刂齐娐?60可向?qū)懭腧?qū)動(dòng)器525、數(shù)據(jù)感測(cè)放大器530、ecc電路545及/或陣列505提供控制信號(hào)。控制電路560還可向圖5中未展示的存儲(chǔ)器500的其它組件提供控制信號(hào)?？刂齐娐?60可包含產(chǎn)生時(shí)鐘信號(hào)的時(shí)鐘。在一些實(shí)施例中，控制電路560可從存儲(chǔ)器中的單獨(dú)時(shí)鐘(圖5中未展示)接收時(shí)鐘信號(hào)。時(shí)鐘信號(hào)可由控制電路560使用來觸發(fā)及/或定時(shí)一或多個(gè)存儲(chǔ)器操作?？刂齐娐?60可控制列地址選通定時(shí)鏈及/或其它定時(shí)鏈?？刂齐娐?60可控制操作的定時(shí)、存儲(chǔ)器組件的啟用及/或其它控制功能?？刂齐娐?60可經(jīng)編程以控制流水線寫入掩碼操作的執(zhí)行，例如將在下面更詳細(xì)地描述且在圖3及圖4中展示的操作。

可通過使用如圖5中所示的單獨(dú)全局讀取i/o515及全局寫入i/o520來實(shí)施存儲(chǔ)器500的連續(xù)寫入掩碼操作的檢測(cè)及流水線處理。然而，其它i/o線配置可能用于實(shí)施流水線處理連續(xù)寫入掩碼操作。

圖6說明包含本發(fā)明的實(shí)施例的存儲(chǔ)器600的部分。存儲(chǔ)器600包含存儲(chǔ)器單元的陣列602，其可為例如易失性存儲(chǔ)器單元及/或非易失性存儲(chǔ)器單元。陣列602可包含根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器單元的陣列，例如圖5的陣列505。存儲(chǔ)器600包含命令解碼器606，其通過命令總線608接收存儲(chǔ)器命令且在存儲(chǔ)器600內(nèi)產(chǎn)生對(duì)應(yīng)的控制信號(hào)以實(shí)行各種存儲(chǔ)器操作。命令解碼器606對(duì)施加于命令總線608的存儲(chǔ)器命令做出響應(yīng)以對(duì)陣列602執(zhí)行各種操作。特定地說，命令解碼器606用于產(chǎn)生內(nèi)部控制信號(hào)以從陣列602讀取數(shù)據(jù)及向陣列602寫入數(shù)據(jù)。

行地址信號(hào)及列地址信號(hào)通過地址總線620施加到存儲(chǔ)器600并提供給地址鎖存器610。所述地址鎖存器接著輸出單獨(dú)的列地址及單獨(dú)的行地址。所述行地址及所述列地址由地址鎖存器610分別提供給行地址解碼器622及列地址解碼器628。行地址解碼器622連接到啟動(dòng)陣列602中對(duì)應(yīng)于所接收的行地址的各自存儲(chǔ)器單元行的字線驅(qū)動(dòng)器624。列地址解碼器628選擇延伸穿過陣列602的對(duì)應(yīng)于各自列地址的位線。對(duì)應(yīng)于經(jīng)接收的列地址的選定數(shù)據(jù)線(例如，位線或多個(gè)位線)耦合到讀取/寫入電路630以經(jīng)由輸入-輸出數(shù)據(jù)總線640向數(shù)據(jù)輸出緩沖器634提供讀取數(shù)據(jù)。

選定數(shù)據(jù)線可通過感測(cè)放大器、列選擇電路、局部輸入/輸出線、局部讀/寫電路、全局讀取線及/或根據(jù)本發(fā)明的實(shí)施例的附加外圍電路630耦合到讀/寫電路632。例如，外圍電路630可被實(shí)施為圖5中描述的外圍電路510，且可被包含在讀/寫電路632附近及/或與讀/寫電路632集成。在一些實(shí)施例中，包含在讀/寫電路632附近或與讀/寫電路632集成的外圍電路630可從命令解碼器606接收控制信號(hào)。控制信號(hào)可包含用于存儲(chǔ)器操作(例如，寫入掩碼操作)的命令信號(hào)。寫入數(shù)據(jù)通過數(shù)據(jù)輸入緩沖器644及陣列讀/寫電路632及/或外圍電路630施加到陣列602。寫入數(shù)據(jù)可從讀/寫電路632及/或外圍電路630通過根據(jù)本發(fā)明的實(shí)施例的全局寫入線、局部讀/寫電路、局部輸入/輸出線、列選擇電路及感測(cè)放大器施加到陣列。

圖3說明根據(jù)本發(fā)明的實(shí)施例的用于實(shí)施操作的流水線執(zhí)行的時(shí)序圖300。存儲(chǔ)器(例如，圖5中所說明的存儲(chǔ)器500或圖6所說明的存儲(chǔ)器600)可接收時(shí)鐘信號(hào)305及命令信號(hào)310。時(shí)鐘信號(hào)305可提供用于由存儲(chǔ)器執(zhí)行的一或多個(gè)操作的觸發(fā)。命令信號(hào)310可指示由存儲(chǔ)器執(zhí)行哪個(gè)操作。存儲(chǔ)器可進(jìn)一步接收數(shù)據(jù)信號(hào)315，其可包含待寫入到地址的數(shù)據(jù)。在一些實(shí)施例中，可經(jīng)由全局寫入數(shù)據(jù)線(例如圖5中所說明的全局寫入數(shù)據(jù)線555)來接收數(shù)據(jù)信號(hào)315。存儲(chǔ)器還可接收掩碼數(shù)據(jù)信號(hào)320。存儲(chǔ)器可接收時(shí)序圖300中未展示的其它信號(hào)。此類其它信號(hào)可包含例如地址信號(hào)、芯片啟用信號(hào)及/或其它信號(hào)。

繼續(xù)參考圖3，本實(shí)施例的存儲(chǔ)器可具有五個(gè)時(shí)鐘循環(huán)的寫入延時(shí)。其它寫入延時(shí)是可能的。在時(shí)間t0處，可由存儲(chǔ)器接收指示第一寫入命令311的命令信號(hào)310。在時(shí)間t1處，在五個(gè)時(shí)鐘循環(huán)之后，可由存儲(chǔ)器接收指示第二寫入命令312的命令信號(hào)310。在第一寫入命令311之后五個(gè)時(shí)鐘循環(huán)的時(shí)間t2處，存儲(chǔ)器可接收包含待寫入到陣列的第一數(shù)據(jù)316的數(shù)據(jù)信號(hào)315。第一數(shù)據(jù)316可對(duì)應(yīng)于響應(yīng)于在時(shí)間t0處接收到的第一寫入命令311而待寫入的數(shù)據(jù)。存儲(chǔ)器還可在時(shí)間t2處接收掩碼數(shù)據(jù)信號(hào)320，其可指示寫入掩碼操作321。在時(shí)間t2之后不久，存儲(chǔ)器可在時(shí)間t3處讀取待寫入第一數(shù)據(jù)的存儲(chǔ)器位置處的數(shù)據(jù)。讀取操作330可在時(shí)間t3處由時(shí)鐘信號(hào)305的上升沿觸發(fā)。一旦數(shù)據(jù)被讀取，ecc可被進(jìn)行比較、校正錯(cuò)誤，且在時(shí)間t2處接收的第一數(shù)據(jù)316可與從陣列讀取的數(shù)據(jù)合并，且對(duì)第一數(shù)據(jù)計(jì)算新的ecc。在一些實(shí)施例中，此類操作可由ecc電路(例如圖5中的ecc電路545)執(zhí)行。在時(shí)間t4處，可由存儲(chǔ)器接收指示第三寫入命令313的命令信號(hào)310。在時(shí)間t5處，存儲(chǔ)器可接收包含待寫入到陣列的第二數(shù)據(jù)317的數(shù)據(jù)信號(hào)315。第二數(shù)據(jù)317可對(duì)應(yīng)于響應(yīng)于在時(shí)間t1處接收到的第二寫入命令312而待寫入數(shù)據(jù)。存儲(chǔ)器還可在時(shí)間t5處接收掩碼數(shù)據(jù)信號(hào)320，其可指示寫入掩碼操作322。存儲(chǔ)器可在時(shí)間t6處讀取待寫入第二數(shù)據(jù)317的存儲(chǔ)器位置處的數(shù)據(jù)。讀取操作340可由上升時(shí)鐘信號(hào)305觸發(fā)。一旦數(shù)據(jù)被讀取，ecc可被進(jìn)行比較、校正錯(cuò)誤，且在時(shí)間t5處接收的新數(shù)據(jù)可與從陣列讀取的數(shù)據(jù)合并，且對(duì)第二數(shù)據(jù)317計(jì)算新的ecc。在一些實(shí)施例中，此類操作可由ecc電路(例如圖5中的ecc電路545)執(zhí)行。在時(shí)間t7處，存儲(chǔ)器可執(zhí)行寫入操作335以向陣列寫入對(duì)應(yīng)于在時(shí)間t2處接收的第一數(shù)據(jù)316的數(shù)據(jù)。對(duì)應(yīng)的ecc代碼也可存儲(chǔ)在陣列中、存儲(chǔ)器中的另一位置中及/或存儲(chǔ)器外部。寫入操作335可由第一數(shù)據(jù)316的新ecc計(jì)算的結(jié)束觸發(fā)。在一些實(shí)施例中，ecc計(jì)算可為基于延遲的。

在時(shí)間t8處，存儲(chǔ)器可接收指示第四寫入操作314的命令信號(hào)310。在時(shí)間t9處，存儲(chǔ)器可接收包含待寫入到陣列的數(shù)據(jù)318的數(shù)據(jù)信號(hào)315。數(shù)據(jù)318可對(duì)應(yīng)于響應(yīng)于在時(shí)間t4處接收到的第三寫入命令313而待寫入的數(shù)據(jù)。存儲(chǔ)器還可在時(shí)間t9處接收掩碼數(shù)據(jù)信號(hào)320，其可指示寫入掩碼操作323。存儲(chǔ)器可在時(shí)間t10處讀取待寫入第三數(shù)據(jù)318的存儲(chǔ)器位置處的數(shù)據(jù)。讀取操作350可由上升時(shí)鐘信號(hào)305觸發(fā)。一旦數(shù)據(jù)被讀取，ecc可被進(jìn)行比較、校正錯(cuò)誤，且在t9處接收的新數(shù)據(jù)可與從陣列讀取的數(shù)據(jù)合并，且對(duì)第三數(shù)據(jù)318計(jì)算新的ecc。在一些實(shí)施例中，此類操作可由ecc電路(例如圖5中的ecc電路545)執(zhí)行。在時(shí)間t11處，存儲(chǔ)器可執(zhí)行第二寫入操作345以向陣列寫入對(duì)應(yīng)于在時(shí)間t5處接收的數(shù)據(jù)的數(shù)據(jù)317。對(duì)應(yīng)的ecc代碼也可存儲(chǔ)在陣列中、存儲(chǔ)器中的另一位置中及/或存儲(chǔ)器外部。寫入操作345可由第二數(shù)據(jù)317的新ecc計(jì)算的結(jié)束觸發(fā)。在一些實(shí)施例中，ecc計(jì)算可為基于延遲的。在時(shí)間t12處，可由存儲(chǔ)器接收指示寫入命令的命令信號(hào)310。雖然在圖3中未展示，但是可響應(yīng)于接收到的第三、第四及第五掩碼寫入命令來執(zhí)行讀取及寫入操作。任何數(shù)目的連續(xù)寫入掩碼命令可以時(shí)序圖300中所說明的方式流水線處理，而不脫離本發(fā)明的原理。

雖然每一寫入掩碼操作比tccd執(zhí)行的時(shí)間長，但是當(dāng)以圖3中所說明的流水線方式執(zhí)行兩個(gè)連續(xù)寫入掩碼操作時(shí)，這兩個(gè)寫入掩碼操作在2xtccd內(nèi)執(zhí)行。可能修正寫入時(shí)序以避免與讀取時(shí)序的沖突。

圖4中的時(shí)序圖400中說明了用于實(shí)施流水線操作的根據(jù)本發(fā)明的原理的實(shí)施例。在一些實(shí)施例中，時(shí)序圖400中所說明的流水線操作可由存儲(chǔ)器(例如，分別在圖5及6中說明的存儲(chǔ)器500或存儲(chǔ)器600)來執(zhí)行。存儲(chǔ)器可接收時(shí)鐘信號(hào)405及命令信號(hào)410。時(shí)鐘信號(hào)405可提供用于由存儲(chǔ)器執(zhí)行的一或多個(gè)操作的觸發(fā)。命令信號(hào)410可指示由存儲(chǔ)器執(zhí)行哪個(gè)操作。存儲(chǔ)器可進(jìn)一步接收數(shù)據(jù)信號(hào)415，其可包含待寫入到地址的數(shù)據(jù)。存儲(chǔ)器還可接收掩碼數(shù)據(jù)信號(hào)420。存儲(chǔ)器可接收時(shí)序圖400中未展示的其它信號(hào)。此類其它信號(hào)可包含例如地址信號(hào)、芯片啟用信號(hào)及/或其它信號(hào)。

繼續(xù)參考圖4，第二示范性實(shí)施例的存儲(chǔ)器可具有五個(gè)時(shí)鐘循環(huán)的寫入延時(shí)。其它寫入延時(shí)是可能的。在時(shí)間t0處，可由存儲(chǔ)器接收指示第一寫入命令411的命令信號(hào)410。在時(shí)間t1處，可由存儲(chǔ)器接收指示第二寫入命令412的命令信號(hào)410。在第一寫入命令411之后五個(gè)時(shí)鐘循環(huán)的時(shí)間t2處，存儲(chǔ)器可接收包含待寫入到陣列的數(shù)據(jù)416的數(shù)據(jù)信號(hào)415。第一數(shù)據(jù)416可對(duì)應(yīng)于響應(yīng)于在時(shí)間t0處接收到的第一寫入命令411而待寫入的數(shù)據(jù)。存儲(chǔ)器還可在時(shí)間t2處接收掩碼數(shù)據(jù)信號(hào)420，其可指示寫入掩碼操作421。在已時(shí)間t3處接收到數(shù)據(jù)信號(hào)415之后，存儲(chǔ)器可開始讀取操作425以讀取寫入第一數(shù)據(jù)416的存儲(chǔ)器位置處的數(shù)據(jù)。繼讀取操作425完成之后，ecc可被進(jìn)行比較、校正錯(cuò)誤，且在時(shí)間t2處接收的第一數(shù)據(jù)416可與從陣列讀取的數(shù)據(jù)合并，且對(duì)第一數(shù)據(jù)416計(jì)算新的ecc。在一些實(shí)施例中，此類操作可由ecc電路(例如圖5中的ecc電路545)執(zhí)行。在時(shí)間t4處，存儲(chǔ)器可接收指示第三寫入命令413的命令信號(hào)410。在時(shí)間t5處，存儲(chǔ)器可開始第二次讀取操作435以讀取響應(yīng)于在時(shí)間t1處接收到的第二寫入命令412而待寫入第二數(shù)據(jù)417的存儲(chǔ)器位置處的數(shù)據(jù)。在讀取操作435完成之后，ecc可被進(jìn)行比較，且在待寫入第二數(shù)據(jù)的存儲(chǔ)器位置處校正錯(cuò)誤。在一些實(shí)施例中，此類操作可由ecc電路(例如圖5中的ecc電路545)執(zhí)行。另外在時(shí)間t5處，存儲(chǔ)器可接收包含待寫入到陣列的第二數(shù)據(jù)417的數(shù)據(jù)信號(hào)415。數(shù)據(jù)417可對(duì)應(yīng)于響應(yīng)于在時(shí)間t1處接收到的第二寫入命令412而待寫入的數(shù)據(jù)。存儲(chǔ)器還可在時(shí)間t5處接收掩碼數(shù)據(jù)信號(hào)420，其可指示寫入掩碼操作422。第二數(shù)據(jù)417可與從陣列讀取的數(shù)據(jù)及對(duì)第二數(shù)據(jù)417計(jì)算的新ecc合并。在一些實(shí)施例中，此類操作可由ecc電路(例如圖5中的ecc電路545)執(zhí)行。在時(shí)間t6處，存儲(chǔ)器可執(zhí)行寫入操作430以向陣列寫入對(duì)應(yīng)于在時(shí)間t2處接收的第一數(shù)據(jù)416的數(shù)據(jù)。對(duì)應(yīng)的ecc代碼也可存儲(chǔ)在陣列中。對(duì)應(yīng)的ecc代碼也可存儲(chǔ)在存儲(chǔ)器中的另一位置中及/或存儲(chǔ)器外部。在時(shí)間t7處，存儲(chǔ)器可接收包含待寫入到陣列的第三數(shù)據(jù)418的數(shù)據(jù)信號(hào)415。數(shù)據(jù)418可對(duì)應(yīng)于響應(yīng)于在時(shí)間t4處接收到的第三寫入命令413而待寫入的數(shù)據(jù)。存儲(chǔ)器還可在時(shí)間t4處接收掩碼數(shù)據(jù)信號(hào)420，其可指示寫入掩碼操作423。在時(shí)間t8之后不久，存儲(chǔ)器可執(zhí)行第二寫入操作440以向陣列寫入對(duì)應(yīng)于在時(shí)間t5處接收的第二數(shù)據(jù)417的數(shù)據(jù)。對(duì)應(yīng)的ecc代碼也可存儲(chǔ)在陣列中。對(duì)應(yīng)的ecc代碼也可存儲(chǔ)在存儲(chǔ)器中的另一位置中及/或存儲(chǔ)器外部。在一些實(shí)施例中，可至少部分地由寫入驅(qū)動(dòng)器(例如，圖5中所說明的寫入驅(qū)動(dòng)器525)來執(zhí)行寫入操作。

雖然圖4中未展示，但是可響應(yīng)于接收到的第三掩碼寫入命令來執(zhí)行讀取及寫入操作。任何數(shù)目的連續(xù)寫入掩碼命令可以時(shí)序圖400中所說明的方式流水線處理，而不脫離本發(fā)明的原理。雖然每一寫入掩碼操作比tccd執(zhí)行的時(shí)間長，但是當(dāng)以圖4中所說明的流水線方式執(zhí)行兩個(gè)連續(xù)寫入掩碼操作時(shí)，這兩個(gè)寫入掩碼操作在少于2xtccd的時(shí)間內(nèi)執(zhí)行。

圖4中所說明的讀取操作可為基于延遲的操作。在一些實(shí)施例中，第一讀取操作及每一隨后的奇數(shù)讀取操作可為基于延遲的，而第二讀取操作及每一后續(xù)偶數(shù)讀取操作分別由第一讀取操作及隨后的奇數(shù)讀取操作觸發(fā)。寫入操作可由第一數(shù)據(jù)的新ecc計(jì)算的結(jié)束觸發(fā)。在一些實(shí)施例中，ecc計(jì)算可為基于延遲的。在一些實(shí)施例中，當(dāng)在與數(shù)據(jù)信號(hào)415的相同時(shí)間接收到掩碼數(shù)據(jù)信號(hào)420時(shí)，可能取消時(shí)間t3處的第一讀取操作及隨后的奇數(shù)讀取操作。換句話說，當(dāng)沒有接收到掩碼數(shù)據(jù)信號(hào)420時(shí)，可能不執(zhí)行第一讀取操作及隨后的奇數(shù)讀取操作。當(dāng)沒有接收到掩碼數(shù)據(jù)信號(hào)420時(shí)，奇數(shù)寫入命令可作為簡單寫入命令由存儲(chǔ)器來執(zhí)行。即使沒有接收到掩碼數(shù)據(jù)信號(hào)420，也可能發(fā)生第二讀操作及后續(xù)偶數(shù)讀取操作。

時(shí)序圖400中所說明的流水線操作的時(shí)序要求可能不那么復(fù)雜，且功耗可能小于時(shí)序圖300中所說明的流水線操作。然而，時(shí)序圖300中所說明的流水線操作可允許在接收到寫入命令之后更早地起始寫入掩碼操作，且tccd可能小于時(shí)序圖400中所說明的操作。

雖然已經(jīng)參考圖3及4詳細(xì)描述了圖2中所說明的操作的流水線處理的兩個(gè)示范性實(shí)施方案，但是在不脫離本發(fā)明的原理的范圍的情況下，其它變化也是可能的。另外，圖3及4中描述的操作可至少部分地由圖5及6中所說明的存儲(chǔ)器500及600執(zhí)行，其它存儲(chǔ)器及架構(gòu)可用于實(shí)施如圖3及4中所說明的操作的流水線執(zhí)行。

根據(jù)前文將明白，雖然本文中是為了說明目的描述了本發(fā)明的特定實(shí)施例，但是在不脫離本發(fā)明的精神及范圍的情況下可作出各種修改。因此，除受所附權(quán)利要求書限制之外，本發(fā)明不受其它限制。