一種多冗余計算機系統(tǒng)低頻時鐘信號同步電路的制作方法
【專利摘要】一種多冗余計算機系統(tǒng)低頻時鐘信號同步電路，包括外部低頻時鐘同步和本地低頻時鐘延時電路、多數(shù)表決電路、信號上升沿檢測電路、相位偏差判決與可加載相位計數(shù)器電路、本地相位校正后低頻時鐘產(chǎn)生電路。本實用新型采用計數(shù)范圍為[0，N-1]的可裝載計數(shù)器，實現(xiàn)本地工作時鐘的N分頻信號，并提供給其余冗余計算機系統(tǒng)使用。冗余計算機系統(tǒng)任一計算機電路對此分頻信號和其它計算機電路提供的分頻信號分別進行延時和同步處理后，進行多數(shù)表決。在提取表決后信號的上升沿時刻，考慮信號同步與表決引入的時鐘延遲影響，對本地分頻信號的可加載相位計數(shù)器值進行必要重置，從而實現(xiàn)冗余計算機系統(tǒng)工作時鐘信號的反饋控制，進而實現(xiàn)時鐘信號的同步。
【專利說明】一種多冗余計算機系統(tǒng)低頻時鐘信號同步電路

【技術(shù)領(lǐng)域】
[0001] 本實用新型涉及一種信號同步電路。

【背景技術(shù)】
[0002] 在航空航天、核電控制和軌道交通等對電子控制設(shè)備可靠性存在較高要求的應(yīng)用 場合，常采用多冗余計算機系統(tǒng)設(shè)計。冗余方式主要有三模冗余和四模冗余等。對于多冗 余計算機系統(tǒng)，其表決電路對各計算機系統(tǒng)的輸出進行多數(shù)表決，可確保系統(tǒng)中存在一路 或少數(shù)計算機處理單元發(fā)生異常故障時，計算機系統(tǒng)仍能正確的工作和輸出。
[0003] 在多冗余計算機系統(tǒng)中，如何實現(xiàn)各計算機系統(tǒng)輸出給表決電路的信號的同步， 是表決電路正常工作的關(guān)鍵。目前，實現(xiàn)多冗余計算機系統(tǒng)同步的方法主要分為硬件時鐘 同步和軟件協(xié)議同步兩種途徑。其中，硬件時鐘同步又可細分為公共時鐘和互反饋獨立時 鐘兩類。
[0004] 在使用公共時鐘的同步策略中，多冗余計算機系統(tǒng)使用公共的時鐘信號驅(qū)動各計 算機電路，實現(xiàn)簡單，但這種方式存在單點故障，降低了冗余系統(tǒng)的可靠性。因此，使用公共 時鐘的同步策略通常不予采用。
[0005] 在使用互反饋獨立時鐘的同步策略中，多冗余計算機系統(tǒng)中各計算機電路使用獨 立的時鐘源驅(qū)動，且各計算機電路以冗余系統(tǒng)其它計算機電路的時鐘信號作為反饋，對本 地時鐘信號進行動態(tài)調(diào)整。由于采用獨立時鐘，其可靠性較使用公共時鐘的冗余系統(tǒng)的可 靠性要高。
[0006] 目前，基于互反饋獨立時鐘的時鐘同步方案在設(shè)計時，多冗余計算機系統(tǒng)中各計 算機電路采用本地分頻電路產(chǎn)生各自獨立的分頻時鐘信號，各計算機電路對本板產(chǎn)生的分 頻時鐘信號和冗余計算機系統(tǒng)其它計算機電路提供的分頻時鐘信號進行多數(shù)表決，在表決 后信號的上升沿時刻對各計算機電路的本地分頻電路進行復(fù)位，從而實現(xiàn)各計算機電路本 地分頻電路計數(shù)值的一致與同步變化，進而達到各計算機電路分頻電路產(chǎn)生的時鐘信號同 步的目的。這種時鐘同步方法的不足在于，在表決后信號的上升沿時刻對各計算機電路的 本地分頻電路進行強制復(fù)位，未考慮各計算機電路本地工作時鐘的相位偏差、異步時鐘信 號同步過程帶來的信號延遲不一致性，分頻時鐘信號的器件傳輸延遲和線路傳輸延遲的不 一致性等因素的影響，導(dǎo)致同步產(chǎn)生的時鐘信號的頻率精度降低。 實用新型內(nèi)容
[0007] 本實用新型解決的技術(shù)問題是：克服現(xiàn)有技術(shù)的不足，提供了一種多冗余計算機 系統(tǒng)低頻時鐘信號的同步電路，能夠?qū)崿F(xiàn)對冗余系統(tǒng)中頻率偏差較大的低頻時鐘信號的檢 測和校正，同時保留冗余系統(tǒng)中頻率偏差較小的低頻時鐘信號的工作屬性，從而保證同步 時鐘信號的精度和一致性。
[0008] 本實用新型的技術(shù)解決方案是：一種多冗余計算機系統(tǒng)低頻時鐘信號同步電路， 包括外部低頻時鐘同步和本地低頻時鐘延時電路、多數(shù)表決電路、信號上升沿檢測電路、相 位偏差判決與可加載相位計數(shù)器電路、本地相位校正后低頻時鐘產(chǎn)生電路，其中：
[0009] 外部低頻時鐘同步和本地低頻時鐘延時電路：包含至少2T個寄存器，分別對接收 到的T路時鐘信號的每一路均進行至少兩級的相同延遲后輸出，T路信號中，T-1路為外部 的T-1個冗余計算機系統(tǒng)的時鐘信號，一路為本計算機系統(tǒng)的時鐘信號；
[0010] 多數(shù)表決電路：對外部低頻時鐘同步和本地低頻時鐘延時電路輸出的τ路時鐘信 號的電平進行多數(shù)表決，將數(shù)量超過T/2的相同電平狀態(tài)作為表決結(jié)果輸出；
[0011] 信號上升沿檢測電路：包括第一寄存器、與門、非門，第一寄存器對所述表決結(jié)果 進行一級緩存后送入非門，非門的輸出與所述表決結(jié)果一同送入與門，與門輸出所述表決 結(jié)果的上升沿信號；
[0012] 相位偏差判決與可加載相位計數(shù)器電路：包括一個計數(shù)范圍為[0, N-1]的相位 計數(shù)器、二選一復(fù)用器F1，相位計數(shù)器的加載端輸入為信號上升沿檢測電路的輸出，相 位計數(shù)器的數(shù)據(jù)輸入端接二選一復(fù)用器F1的輸出；當相位計數(shù)器的當前計數(shù)值CNT處 于[N/2+A-P，N/2+A+P]范圍時，二選一復(fù)用器F1輸出CNT+1，否則二選一復(fù)用器F1輸出 N/2+6;其中A的大小等于所述T路信號的任意一路所經(jīng)過的寄存器數(shù)量與信號上升沿檢測 電路中所包括的寄存器數(shù)量之和，N為計算機系統(tǒng)的工作時鐘與低頻時鐘的頻率比，P為相 位偏差允許度因子；
[0013] 本地相位校正后低頻時鐘產(chǎn)生電路：包括第二寄存器和二選一復(fù)用器F2,二選一 復(fù)用器F2的選擇受所述相位計數(shù)器的輸出控制，當所述相位計數(shù)器的輸出大于等于N/2 時，二選一復(fù)用器F2輸出高電平，否則二選一復(fù)用器F2輸出低電平，二選一復(fù)用器F2的輸 出經(jīng)過第二寄存器寄存后作為同步后的本計算機系統(tǒng)的時鐘信號輸出。
[0014] 所述的信號上升沿檢測電路除第一寄存器外，還包括至少一級寄存器，所述的至 少一級寄存器對多數(shù)表決電路的輸出進行延遲后送至第一寄存器及與門的一個輸入端。
[0015] 本實用新型與現(xiàn)有技術(shù)相比的優(yōu)點在于：本實用新型電路在構(gòu)成多冗余計算機系 統(tǒng)的各路計算機電路本地采用計數(shù)范圍為[0，N-1]的可裝載計數(shù)器，實現(xiàn)本地工作時鐘的 N分頻信號。冗余計算機系統(tǒng)任一計算機電路對本地產(chǎn)生分頻信號和其它計算機電路提供 的分頻信號分別進行延時和同步處理后，進行多數(shù)表決。在提取表決后信號的上升沿時刻， 考慮信號同步與表決引入的時鐘延遲因素的影響，對本地產(chǎn)生分頻信號的可加載相位計數(shù) 器值進行必要重置，從而實現(xiàn)冗余計算機系統(tǒng)工作時鐘信號的反饋控制，進而實現(xiàn)時鐘信 號同步的目的。本實用新型通過引入多冗余計算機系統(tǒng)時鐘頻率偏差允許度因子，實現(xiàn)對 冗余系統(tǒng)中頻率偏差較大的時鐘進行檢測和校正功能。此外，本實用新型電路考慮了由對 冗余系統(tǒng)其它計算機電路提供的低頻信號進行同步操作所造成的固有相位偏差的影響，并 予以消除，在提高數(shù)字電路工作可靠性的同時，保留了頻率偏差較小的本地低頻時鐘信號 的原有頻率和相位屬性。

【專利附圖】

【附圖說明】
[0016] 圖1為本實用新型信號同步電路的組成原理圖；
[0017] 圖2為本實用新型信號同步電路中外部低頻時鐘信號同步和本地低頻時鐘信號 延時電路的原理圖；
[0018] 圖3為本實用新型信號同步電路中多數(shù)表決電路的原理圖；
[0019] 圖4為本實用新型信號同步電路中信號上升沿檢測電路的原理圖；
[0020] 圖5為本實用新型信號同步電路中相位偏差判決與可加載相位計數(shù)器電路的原 理圖；
[0021] 圖6為本實用新型信號同步電路中本地相位校正后低頻時鐘產(chǎn)生電路的原理圖。

【具體實施方式】
[0022] 如圖1所示，為本實用新型的多冗余計算機系統(tǒng)低頻時鐘信號同步電路的組成結(jié) 構(gòu)圖。該電路主要由外部低頻時鐘同步和本地低頻時鐘延時電路、多數(shù)表決電路、信號上升 沿檢測電路、相位偏差判決與可加載相位計數(shù)器電路、本地相位校正后低頻時鐘產(chǎn)生電路 組成。
[0023] 外部低頻時鐘同步和本地低頻時鐘延時電路實現(xiàn)對外部冗余計算機電路板提供 的時鐘信號進行三級同步，并對本計算機電路板的時鐘信號進行三級寄存，從而補償對外 部冗余計算機電路板低頻時鐘信號進行同步所帶來的延遲影響，實現(xiàn)本地分頻時鐘與外部 冗余計算機電路板分頻時鐘的延時一致性。
[0024] 多數(shù)表決電路對同步后的外部時鐘信號和寄存后的本地時鐘信號的電平狀態(tài)進 行多數(shù)表決。
[0025] 信號上升沿檢測電路用于提取多數(shù)表決電路輸出信號的上升沿時刻。
[0026] 相位偏差判決與可加載相位計數(shù)器電路在表決電路輸出信號的上升沿時刻，依據(jù) 頻率偏差范圍判決結(jié)果，對可加載計數(shù)器進行重置。
[0027] 本地相位校正后低頻時鐘產(chǎn)生電路依據(jù)可加載計數(shù)器的當前值，比較輸出校正后 的本地時鐘信號。
[0028] 外部低頻時鐘同步和本地低頻時鐘延時電路的結(jié)構(gòu)如圖2所示，完成對多冗余系 統(tǒng)中其它計算機電路提供的低頻時鐘信號進行同步操作。與此同此，對本地產(chǎn)生的低頻時 鐘信號進行寄存處理，可起到消除在多數(shù)表決前本地低頻時鐘與同步后的其它計算機電路 的低頻時鐘信號的相位延遲不一致的作用。根據(jù)對異步信號進行至少2拍同步處理的原 貝1J，可對圖2所示3拍同步電路進行相應(yīng)的調(diào)整。
[0029] 多數(shù)表決電路的結(jié)構(gòu)如圖3所示。多數(shù)表決電路對本地低頻時鐘信號延遲后的 (本例中為3拍)信號和冗余計算機系統(tǒng)其它計算機電路提供的經(jīng)寄存(本例中為3拍)后的 低頻時鐘信號進行多數(shù)表決，并輸出表決后低頻時鐘信號clk_v 〇te。多數(shù)表決電路統(tǒng)計輸 入的全部低頻時鐘信號的電平狀態(tài)，當電平狀態(tài)值為邏輯'〇'的輸入低頻時鐘信號的數(shù)量 超過低頻時鐘信號總數(shù)的一半時，clk_ V〇te輸出邏輯'0'，否則輸出邏輯'1'。
[0030] 信號上升沿檢測電路的結(jié)構(gòu)如圖4所示。圖中寄存器10實現(xiàn)對多數(shù)表決電路輸 出信號clk_ V〇te的一級寄存，產(chǎn)生多數(shù)表決后低頻時鐘延遲1拍信號clk_V〇te_dlyl，信號 clk_V〇te_dlyl經(jīng)寄存器11產(chǎn)生多數(shù)表決后低頻時鐘延遲2拍信號clk_V〇te_dly2。信號 clk_vote_dly2經(jīng)非門后輸出，并與信號clk_vote_dlyl -同送入與門產(chǎn)生多數(shù)表決后低 頻時鐘的上升沿信號clk_V〇te_riS_ edge。若基于減小電路實現(xiàn)開銷的考慮，寄存器10可 省略。
[0031] 相位偏差判決與可加載相位計數(shù)器電路的結(jié)構(gòu)如圖5所示。其中，可加載相位計 數(shù)器的計數(shù)范圍為[0, N-1]，在加載信號無效時，相位計數(shù)器執(zhí)行加1操作，實現(xiàn)本地時鐘 的N倍分頻目的。在圖6所示的本地相位校正后低頻時鐘產(chǎn)生電路中，當相位計數(shù)器輸出 CNT>=N/2成立時，選擇二選一復(fù)用器2的D1端，當前相位計數(shù)器值比較輸出cnt_comp輸 出邏輯'1'，否則，cnt_comp輸出邏輯'0'。也就是說，當CNT處于[Ο,Ν/2-l]范圍時，cnt_ comp輸出'0'，當CNT處于[N/2, N-1]范圍時，cnt_comp輸出' 1'，實現(xiàn)cnt_comp信號占空 比為1:1的目的。寄存器12用于寄存由組合邏輯產(chǎn)生的cnt_c〇mp信號，并輸出本地的低 頻時鐘信號l〇cal_clk，起到消除毛刺的目的。
[0032] 在圖5所示的相位偏差判決與可加載相位計數(shù)器電路中，多數(shù)表決后低頻時鐘上 升沿信號clk_ V〇te_riS_edge作為可加載相位計數(shù)器的加載信號。在加載信號有效時，若 相位計數(shù)器當前值CNT在[N/2+5-P，N/2+5+P]范圍時（N/2+5為在表決后低頻時鐘上升沿 信號有效時本地相位計數(shù)器的預(yù)期值，常數(shù)5對應(yīng)于信號同步電路和信號上升沿檢測電路 的延遲節(jié)拍總數(shù)，其中，信號同步電路延遲三拍，信號上升沿檢測電路延遲一拍，本地相位 校正后低頻時鐘產(chǎn)生電路延遲一拍；P為相位偏差允許度因子，多冗余計算機系統(tǒng)各電路 的工作時鐘周期與2P的乘積，應(yīng)小于冗余系統(tǒng)對低頻時鐘信號相位的最大允許相位偏差， 并大于外部低頻時鐘信號傳輸延遲與本地低頻時鐘信號傳輸延遲的偏差)，二選一復(fù)用器1 的sel端口驅(qū)動邏輯為'1'，此時，二選一復(fù)用器1輸出端口 Q由其輸入端口 D1驅(qū)動，相位 計數(shù)器的數(shù)據(jù)加載值為CNT+1，不進行相位強制調(diào)整操作；否則，若相位計數(shù)器當前值CNT 不處于[N/2+5-P，N/2+5+P]范圍時，相位計數(shù)器的數(shù)據(jù)加載值為N/2+6(在信號同步電路和 信號上升沿檢測電路延遲5個時鐘周期的基礎(chǔ)上，相位加載操作延遲一個時鐘周期，因此， 數(shù)據(jù)加載值應(yīng)為N/2+6)。
[0033] 本實用新型說明書中未作詳細描述的內(nèi)容屬本領(lǐng)域技術(shù)人員的公知技術(shù)。
【權(quán)利要求】
1. 一種多冗余計算機系統(tǒng)低頻時鐘信號同步電路，其特征在于：包括外部低頻時鐘同 步和本地低頻時鐘延時電路、多數(shù)表決電路、信號上升沿檢測電路、相位偏差判決與可加載 相位計數(shù)器電路、本地相位校正后低頻時鐘產(chǎn)生電路，其中： 外部低頻時鐘同步和本地低頻時鐘延時電路：包含至少2T個寄存器，分別對接收到的 T路時鐘信號的每一路均進行至少兩級的相同延遲后輸出，T路信號中，T-1路為外部的T-1 個冗余計算機系統(tǒng)的時鐘信號，一路為本計算機系統(tǒng)的時鐘信號； 多數(shù)表決電路：對外部低頻時鐘同步和本地低頻時鐘延時電路輸出的T路時鐘信號的 電平進行多數(shù)表決，將數(shù)量超過T/2的相同電平狀態(tài)作為表決結(jié)果輸出； 信號上升沿檢測電路：包括第一寄存器、與門、非門，第一寄存器對所述表決結(jié)果進行 一級緩存后送入非門，非門的輸出與所述表決結(jié)果一同送入與門，與門輸出所述表決結(jié)果 的上升沿信號； 相位偏差判決與可加載相位計數(shù)器電路：包括一個計數(shù)范圍為[〇, N-1]的相位計數(shù) 器、二選一復(fù)用器F1，相位計數(shù)器的加載端輸入為信號上升沿檢測電路的輸出，相位計數(shù)器 的數(shù)據(jù)輸入端接二選一復(fù)用器F1的輸出；當相位計數(shù)器的當前計數(shù)值CNT處于[N/2+A-P， N/2+A+P]范圍時，二選一復(fù)用器F1輸出CNT+1，否則二選一復(fù)用器F1輸出N/2+6 ;其中A的 大小等于所述T路信號的任意一路所經(jīng)過的寄存器數(shù)量與信號上升沿檢測電路中所包括 的寄存器數(shù)量之和，N為計算機系統(tǒng)的工作時鐘與低頻時鐘的頻率比，P為相位偏差允許度 因子； 本地相位校正后低頻時鐘產(chǎn)生電路：包括第二寄存器和二選一復(fù)用器F2,二選一復(fù)用 器F2的選擇受所述相位計數(shù)器的輸出控制，當所述相位計數(shù)器的輸出大于等于N/2時，二 選一復(fù)用器F2輸出高電平，否則二選一復(fù)用器F2輸出低電平，二選一復(fù)用器F2的輸出經(jīng) 過第二寄存器寄存后作為同步后的本計算機系統(tǒng)的時鐘信號輸出。
2. 根據(jù)權(quán)利要求1所述的一種多冗余計算機系統(tǒng)低頻時鐘信號同步電路，其特征在 于：所述的信號上升沿檢測電路除第一寄存器外，還包括至少一級寄存器，所述的至少一級 寄存器對多數(shù)表決電路的輸出進行延遲后送至第一寄存器及與門的一個輸入端。
【文檔編號】G06F1/12GK203870506SQ201420167429
【公開日】2014年10月8日 申請日期:2014年4月8日 優(yōu)先權(quán)日:2014年4月8日
【發(fā)明者】張宏波, 李長森, 宗曉飛, 柳柱, 吳瑞峰 申請人:北京航天自動控制研究所, 中國運載火箭技術(shù)研究院