核電站cpu并行冗余模式下信號輸出設(shè)置方法和系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種核電站CPU并行冗余模式下信號輸出設(shè)置方法，該方法包括：將第一子系統(tǒng)的第一CPU與第二子系統(tǒng)的第二CPU進(jìn)行并行冗余設(shè)置；所述第一CPU和所述第二CPU分別獲取核電站機(jī)柜信號；設(shè)置所述第一CPU與第二CPU的邏輯連接方式，分別設(shè)置所述第一CPU的第一數(shù)字化輸出卡件和第二CPU的第二數(shù)字化輸出卡件的輸出狀態(tài)，以使所述信號輸出為根據(jù)所述第一CPU和第二CPU的獲取信號得到。實(shí)現(xiàn)靈活、可靠的核電站CPU并行冗余模式下信號輸出設(shè)置。此外，本發(fā)明還公開了一種核電站CPU并行冗余模式下信號輸出設(shè)置系統(tǒng)。
【專利說明】核電站CPU并行冗余模式下信號輸出設(shè)置方法和系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于核電【技術(shù)領(lǐng)域】，具體涉及一種核電站CPU并行冗余模式下信號輸出設(shè) 置方法和系統(tǒng)。

【背景技術(shù)】
[0002] 隨著數(shù)字化技術(shù)的發(fā)展，分布式/數(shù)字化控制系統(tǒng)（Distributed/Digital Control System,DCS)系統(tǒng)已經(jīng)逐漸的運(yùn)用于核電站的控制領(lǐng)域，取代了以往的模擬儀表。 為了提高DCS系統(tǒng)的可靠性，一般使用安全級DCS。安全級DCS Level 1層主要包括了反應(yīng) 堆保護(hù)機(jī)柜（RPC)機(jī)柜，堆芯冷卻監(jiān)視控制柜（CCMS)機(jī)柜，安全功能相關(guān)機(jī)柜（SRC)、專設(shè) 安全設(shè)施驅(qū)動(dòng)機(jī)柜（ESFAC)，安全邏輯處理機(jī)柜（SLC)，機(jī)柜通常會(huì)使用兩個(gè)中央處理單元 (Central Processing Unit, CPU)進(jìn)行冗余配置，當(dāng)一個(gè)CPU故障時(shí)，另外一個(gè)CPU可繼續(xù) 運(yùn)行，從而提高了 DCS的可靠性。
[0003] 兩個(gè)CPU之間的冗余關(guān)系一般分為：熱備冗余和并行冗余兩種。熱備冗余是指兩 個(gè)CPU分為主CPU和備用CPU，當(dāng)主CPU正常運(yùn)行時(shí)，備用CPU不輸出信息，當(dāng)主CPU故障時(shí)， 備用CPU接替主CPU運(yùn)行。并行冗余是指兩個(gè)冗余的CPU同時(shí)運(yùn)行，同時(shí)通過各自管理的 數(shù)字化輸出（Digital Output，D0)卡件輸出信號，當(dāng)其中CPU-A故障時(shí)，另一個(gè)冗余CPU-B 可以繼續(xù)運(yùn)行。但是當(dāng)CPU-A故障時(shí)，其管理的DO卡件會(huì)保持一個(gè)值，從而會(huì)影響到CPU-B 的DO輸出。例如ESFAC機(jī)柜和SLC機(jī)柜為并行冗余CPU控制。
[0004] 目前，現(xiàn)有的核電站的DCS平臺，根據(jù)其產(chǎn)品特性和默認(rèn)設(shè)置，采用CPU "Fail as is" +DO "0R"，故障后保持一個(gè)有效值+輸出或邏輯的實(shí)現(xiàn)方式，即CPU-A與CPU-B為邏輯 或的關(guān)系，當(dāng)一個(gè)出現(xiàn)故障后保持另一個(gè)的輸出為有效值，請參見圖1。這種方式對于反邏 輯會(huì)存在一定的問題。當(dāng)正常運(yùn)行時(shí)是"1"時(shí)，CPU-A故障，其DO根據(jù)"Fail as is"保持 輸出為"1"，當(dāng)CPU-B需要輸出"0"時(shí)，由于兩個(gè)DO之間的"OR"邏輯，其指令輸出被之前故 障的CPU-A置為"1"，從而CPU-A無法將指令輸出設(shè)為"0"。當(dāng)CPU-A故障后，CPU-B正常 運(yùn)行，但是指令輸出已經(jīng)被置為" 1"，從而導(dǎo)致CPU-B無法改變最后的指令輸出。現(xiàn)有核電 站DCS平臺中主CPU與備用CPU的邏輯設(shè)置比較單一、無法根據(jù)設(shè)計(jì)需要進(jìn)行靈活調(diào)整，可 靠性較差。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于：對于核電站CPU并行冗余模式下出現(xiàn)故障過程中，提供一種 靈活的CPU及信號輸出卡件的設(shè)置技術(shù)。
[0006] 為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供了一種核電站CPU并行冗余模式下信號輸出 設(shè)置方法，所述方法包括：
[0007] 步驟1 :將第一 CPU與第二CPU進(jìn)行并行冗余設(shè)置；
[0008] 步驟2 :所述第一 CPU和所述第二CPU分別獲取核電站機(jī)柜信號；
[0009] 步驟3 :設(shè)置所述第一 CPU與第二CPU的邏輯連接方式，分別設(shè)置所述第一 CPU的 第一數(shù)字化輸出卡件和第二CPU的第二數(shù)字化輸出卡件的輸出狀態(tài)，以使所述信號輸出為 根據(jù)所述第一 CPU和第二CPU的獲取信號得到。
[0010] 作為本發(fā)明核電站CPU并行冗余模式下信號輸出設(shè)置方法的一種改進(jìn)，所述步驟 3包括：
[0011] 設(shè)置所述第一 CPU與第二CPU為與邏輯，若所述第一 CPU發(fā)生故障，設(shè)置第一數(shù)字 化輸出卡件輸出狀態(tài)為保持As is為"OFF"。
[0012] 作為本發(fā)明核電站CPU并行冗余模式下信號輸出設(shè)置方法的一種改進(jìn)，所述步驟 3包括：
[0013] 設(shè)置所述第一 CPU與第二CPU為或邏輯，若所述第一 CPU發(fā)生故障，設(shè)置第一數(shù)字 化輸出卡件輸出狀態(tài)為保持As is為"0N"。
[0014] 作為本發(fā)明核電站CPU并行冗余模式下信號輸出設(shè)置方法的一種改進(jìn)，所述設(shè)置 所述第一 CPU與第二CPU的邏輯連接方式為硬接線邏輯。
[0015] 為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供了一種核電站CPU并行冗余模式下信號輸出 設(shè)置系統(tǒng)，該系統(tǒng)包括：
[0016] 第一設(shè)置模塊，用于將第一 CPU與第二CPU進(jìn)行并行冗余設(shè)置；
[0017] 第一 CPU,用于獲取核電站機(jī)柜信號；
[0018] 第二CPU,用于獲取核電站機(jī)柜信號；
[0019] 第二設(shè)置模塊，用于若所述第一 CPU發(fā)生故障，設(shè)置所述第一 CPU與第二CPU的邏 輯連接方式，并分別設(shè)置所述第一 CPU的第一數(shù)字化輸出卡件和第二CPU的第二數(shù)字化輸 出卡件的輸出狀態(tài)，以使所述信號輸出為根據(jù)所述第一 CPU和第二CPU的獲取信號得到。
[0020] 作為本發(fā)明核電站CPU并行冗余模式下信號輸出設(shè)置系統(tǒng)的一種改進(jìn)，所述第二 設(shè)置模塊用于：
[0021] 設(shè)置所述第一 CPU與第二CPU為與邏輯，若所述第一 CPU發(fā)生故障，設(shè)置第一數(shù)字 化輸出卡件輸出狀態(tài)為保持As is為"OFF"。
[0022] 作為本發(fā)明核電站CPU并行冗余模式下信號輸出設(shè)置系統(tǒng)的一種改進(jìn)，所述第二 設(shè)置模塊用于：
[0023] 設(shè)置所述第一 CPU與第二CPU為或邏輯，若所述第一 CPU發(fā)生故障，設(shè)置第一數(shù)字 化輸出卡件輸出狀態(tài)為保持As is為"0N"。
[0024] 作為本發(fā)明核電站CPU并行冗余模式下信號輸出設(shè)置系統(tǒng)的一種改進(jìn)，所述第一 CPU與第二CPU的邏輯連接方式為硬接線邏輯。
[0025] 與現(xiàn)有技術(shù)相比，本發(fā)明核電站CPU并行冗余模式下信號輸出設(shè)置方法具有以下 有益技術(shù)效果：通過設(shè)置所述第一 CPU與第二CPU的邏輯連接方式和所述數(shù)字化輸出卡件 的輸出狀態(tài)，使信號輸出為根據(jù)第一 CPU和第二CPU的獲取信號得到。由于信號的輸出時(shí)根 據(jù)第一 CPU和第二CPU的獲取信號共同得到，避免了一個(gè)CPU故障后，輸出信號由另一 CPU 控制的現(xiàn)象。增加了 CPU配置的合理性，提高了核電站的可靠性、靈活性以及經(jīng)濟(jì)性。該方 法簡單易行，取得很好的技術(shù)效果。

【專利附圖】

【附圖說明】
[0026] 下面結(jié)合附圖和【具體實(shí)施方式】，對本發(fā)明一種核電站CPU并行冗余模式下信號輸 出設(shè)置方法和系統(tǒng)進(jìn)行詳細(xì)說明，其中：
[0027] 圖1提供了一種現(xiàn)行核電站CPU并行冗余模式下信號輸出設(shè)置方法的一個(gè)實(shí)例示 意圖。
[0028] 圖2提供了一種核電站CPU并行冗余模式下信號輸出設(shè)置方法的一個(gè)實(shí)例流程 圖。
[0029] 圖3提供了一種核電站CPU并行冗余模式下信號輸出設(shè)置系統(tǒng)的一個(gè)實(shí)例示意 圖。

【具體實(shí)施方式】
[0030] 為了使本發(fā)明的發(fā)明目的、技術(shù)方案及其有益技術(shù)效果更加清晰，以下結(jié)合附圖 和【具體實(shí)施方式】，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)強(qiáng)調(diào)的是，本說明書中描述的具體實(shí) 施方式僅僅是為了解釋本發(fā)明，并非為了限定本發(fā)明的使用場合。
[0031] 當(dāng)CPU卡件向DO卡件輸出的傳輸路徑出現(xiàn)通訊故障時(shí)，DO卡故障模式為As is。 因此，冗余DO輸出不論采用"或"邏輯還是采用"與"邏輯，一塊CPU卡的故障都可能影響 平行冗余CPU冗余DO的配置失去正確的動(dòng)作方向。
[0032] 請結(jié)合參看圖2,圖2提供了一種核電站CPU并行冗余模式下信號輸出設(shè)置方法。 包括：
[0033] 201，步驟1 :將第一 CPU與第二CPU進(jìn)行并行冗余設(shè)置。
[0034] 并行冗余是指兩個(gè)冗余的CPU同時(shí)運(yùn)行，同時(shí)通過各自管理的數(shù)字化輸出DO卡件 輸出信號，當(dāng)其中CPUl故障時(shí)，另一個(gè)冗余CPU2可以繼續(xù)運(yùn)行。一般的，核電站DCS為達(dá) 到單一故障原則，機(jī)柜實(shí)行雙CPU控制，雙CPU同時(shí)接受來自機(jī)柜外部的信號，進(jìn)行邏輯運(yùn) 算，同時(shí)將指令輸出至機(jī)柜外部。將第一子系統(tǒng)的第一 CPU與第二子系統(tǒng)的第二CPU進(jìn)行 并行冗余設(shè)置。具體的，即將子系統(tǒng)1的CPUl和子系統(tǒng)2的CPU2進(jìn)行并行冗余設(shè)置。
[0035] 203,步驟2 :所述第一 CPU和所述第二CPU分別獲取核電站機(jī)柜信號。
[0036] CPUl和CPU2分別獲取核電站機(jī)柜信號。
[0037] 205,步驟3 :設(shè)置所述第一 CPU與第二CPU的邏輯連接方式，分別設(shè)置所述第一 CPU的第一數(shù)字化輸出卡件和第二CPU的第二數(shù)字化輸出卡件的輸出狀態(tài)，以使所述信號 輸出為根據(jù)所述第一 CPU和第二CPU的獲取信號得到。
[0038] 進(jìn)一步的，設(shè)置所述第一 CPU與第二CPU為與邏輯，若所述第一 CPU發(fā)生故障，設(shè) 置第一數(shù)字化輸出卡件輸出狀態(tài)為保持As is為"OFF"。具體的，核電站無相應(yīng)事故發(fā)生時(shí) 動(dòng)作方向保持為"0N"的信號點(diǎn)一"與"邏輯實(shí)現(xiàn)當(dāng)子系統(tǒng)1的CPUl和子系統(tǒng)2的CPU2發(fā) 生故障前為"OFF"狀態(tài)時(shí)，若此時(shí)子系統(tǒng)1發(fā)生故障，DOl輸出狀態(tài)保持As is為"0FF"，由 于采用"與"邏輯運(yùn)算DOl和D02,因此DOl的"OFF"將閉鎖D02的輸出、使最終輸出結(jié)果始 終保持為"OFF"狀態(tài)，此時(shí)并行冗余DO輸出為故障安全位置。當(dāng)然，若當(dāng)子系統(tǒng)1的CPUl 和子系統(tǒng)2的CPU2發(fā)生故障前為"0N"狀態(tài)時(shí)，若此時(shí)子系統(tǒng)1發(fā)生故障，DOl輸出狀態(tài)保 持As is為"0N"，由于采用"與"邏輯運(yùn)算DOl和D02,因此DOl的"0N"不影響最終輸出結(jié) 果，平行冗余DO輸出將完全被CPU2的控制接管。CPUl與CPU2與邏輯設(shè)置，請參見表1。
[0039]

【權(quán)利要求】
1. 一種核電站CPU并行冗余模式下信號輸出設(shè)置方法，其特征在于，所述方法包括： 步驟1 :將第一 CPU與第二CPU進(jìn)行并行冗余設(shè)置； 步驟2 :所述第一 CPU和所述第二CPU分別獲取核電站機(jī)柜信號； 步驟3 :若所述第一 CPU發(fā)生故障，設(shè)置所述第一 CPU與第二CPU的邏輯連接方式，分別 設(shè)置所述第一 CPU的第一數(shù)字化輸出卡件和第二CPU的第二數(shù)字化輸出卡件的輸出狀態(tài)， 以使所述信號輸出為根據(jù)所述第一 CPU和第二CPU的獲取信號得到。
2. 如權(quán)利要求1所述的方法，其特征在于，所述步驟3包括： 設(shè)置所述第一 CPU與第二CPU為與邏輯，若所述第一 CPU發(fā)生故障，設(shè)置第一數(shù)字化輸 出卡件輸出狀態(tài)為保持As is為"OFF"。
3. 如權(quán)利要求1所述的方法，其特征在于，所述步驟3包括： 設(shè)置所述第一 CPU與第二CPU為或邏輯，若所述第一 CPU發(fā)生故障，設(shè)置第一數(shù)字化輸 出卡件輸出狀態(tài)為保持As is為"ON"。
4. 如權(quán)利要求2或3所述的方法，其特征在于，所述設(shè)置所述第一 CPU與第二CPU的邏 輯連接方式為硬接線邏輯。
5. -種核電站CPU并行冗余模式下信號輸出設(shè)置系統(tǒng)，所述系統(tǒng)包括： 第一設(shè)置模塊，用于將第一 CPU與第二CPU進(jìn)行并行冗余設(shè)置； 第一 CPU，用于獲取核電站機(jī)柜信號； 第二CPU，用于獲取核電站機(jī)柜信號； 第二設(shè)置模塊，用于若所述第一 CPU發(fā)生故障，設(shè)置所述第一 CPU與第二CPU的邏輯連 接方式，并分別設(shè)置所述第一 CPU的第一數(shù)字化輸出卡件和第二CPU的第二數(shù)字化輸出卡 件的輸出狀態(tài)，以使所述信號輸出為根據(jù)所述第一 CPU和第二CPU的獲取信號得到。
6. 如權(quán)利要求5所述的系統(tǒng)，其特征在于，所述第二設(shè)置模塊用于： 設(shè)置所述第一 CPU與第二CPU為與邏輯，若所述第一 CPU發(fā)生故障，設(shè)置第一數(shù)字化輸 出卡件輸出狀態(tài)為保持As is為"OFF"。
7. 如權(quán)利要求5所述的系統(tǒng)，其特征在于，所述第二設(shè)置模塊用于： 設(shè)置所述第一 CPU與第二CPU為或邏輯，若所述第一 CPU發(fā)生故障，設(shè)置第一數(shù)字化輸 出卡件輸出狀態(tài)為保持As is為"ON"。
8. 如權(quán)利要求6或7所述的系統(tǒng)，其特征在于，所述第一 CPU與第二CPU的邏輯連接方 式為硬接線邏輯。
【文檔編號】G05B23/02GK104360676SQ201410466949
【公開日】2015年2月18日 申請日期:2014年9月12日 優(yōu)先權(quán)日:2014年9月12日
【發(fā)明者】周亮, 蘇朝葵, 張龍強(qiáng), 趙巖峰, 胡雪峰, 高方方, 羅文飛, 劉愛國 申請人:中廣核工程有限公司, 中國廣核集團(tuán)有限公司