Rom工藝映射的處理方法
【專利摘要】本發(fā)明提供了一種ROM工藝映射的處理方法，包括：從以硬件描述語言為格式的源描述中識(shí)別出ROM的基本結(jié)構(gòu)；根據(jù)識(shí)別出的ROM的基本結(jié)構(gòu)，構(gòu)建ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)；根據(jù)構(gòu)建的ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)，將所述ROM映射到映射庫中的目標(biāo)ROM單元。本發(fā)明通過ROM識(shí)別和映射，實(shí)現(xiàn)了FPGA RTL綜合中行為級(jí)ROM描述到ROM目標(biāo)工藝庫的映射，使得處理后的ROM在FPGA的ROM宏單元上實(shí)現(xiàn)，達(dá)到和Synplify綜合工具相同的效果。
【專利說明】ROM工藝映射的處理方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，尤其涉及一種對(duì)FPGA RTL綜合中ROM工藝映射的處理方法。

【背景技術(shù)】
[0002]FPGA (Field — Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。當(dāng)前FPGA(Field Programmable Gate Arrays)的EDA發(fā)展技術(shù)主要掌控在幾大FPGA和EDA廠商,如Xilinx, Altera, Synopsis等，國(guó)內(nèi)的技術(shù)發(fā)展還處在緊隨其后和模仿的階段。其中RTL(Register-Transfer-Level)綜合是FPGA EDA工具中的重要一環(huán)。
[0003]FPGA的RTL綜合工具包含對(duì)基本單元和宏單元兩類結(jié)構(gòu)的綜合，其中宏單兀包括 RAM(Random-Access-Memory)存儲(chǔ)器，ROM (Read-Only-Memory)存儲(chǔ)器，DSP(Digital-Signal-Processor), MCU(Micro-Control-Unit)等。宏單兀綜合主要分為兩個(gè)部分:識(shí)別和映射，識(shí)別是從源文件中識(shí)別出宏單元結(jié)構(gòu)，該宏單元結(jié)構(gòu)映射到目標(biāo)FPGA的宏單元結(jié)構(gòu)上。
[0004]在已公開的相關(guān)技術(shù)中，關(guān)于RTL級(jí)存儲(chǔ)器的研究主要分為三個(gè)分支:第一個(gè)分支主要研究存儲(chǔ)器的高級(jí)綜合，著眼于高級(jí)綜合中的多層次存儲(chǔ)器架構(gòu)生成，主要面向ASIC，探討生成何種RAM描述而不涉及具體實(shí)現(xiàn)；第二個(gè)分支主要研究RTL級(jí)存儲(chǔ)器翻譯轉(zhuǎn)化成邏輯存儲(chǔ)器；第三個(gè)分支主要研究邏輯存儲(chǔ)器映射到基于目標(biāo)工藝庫的存儲(chǔ)器，即存儲(chǔ)器的工藝映射。這些研究都是針對(duì)RAM存儲(chǔ)器的成果，目前還沒有關(guān)于ROM類型存儲(chǔ)器研究的公開發(fā)表。
[0005]針對(duì)FPGA片上ROM的綜合已經(jīng)廣泛集成于FPGA RTL綜合工具中，如Synopsis的Synplify和XiIinx的XST等，但相關(guān)文檔只有用戶級(jí)的使用手冊(cè)，側(cè)重介紹ROM不同的RTL級(jí)描述與目標(biāo)FPGA中ROM類型的映射關(guān)系，具體綜合的技術(shù)實(shí)現(xiàn)細(xì)節(jié)不公開。而在實(shí)際應(yīng)用中并沒有公開的技術(shù)來解決次問題。
[0006]因此，希望提出一種對(duì)FPGA RTL綜合中ROM工藝映射的處理方法。


【發(fā)明內(nèi)容】

[0007]本發(fā)明提供了一種對(duì)FPGA RTL綜合中ROM工藝映射的處理方法。
[0008]根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種ROM工藝映射的處理方法，包括:
[0009]a)從以硬件描述語言為格式的源描述中識(shí)別出ROM的基本結(jié)構(gòu)，所述基本結(jié)構(gòu)包括if else結(jié)構(gòu)、case結(jié)構(gòu)；
[0010]b)根據(jù)識(shí)別出的ROM的基本結(jié)構(gòu)，構(gòu)建ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)；
[0011]c)根據(jù)構(gòu)建的ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)，將所述ROM映射到映射庫中的目標(biāo)ROM單元。
[0012]與現(xiàn)有技術(shù)相比，采用本發(fā)明提供的技術(shù)方案具有如下優(yōu)點(diǎn):通過識(shí)別ROM基本結(jié)構(gòu)，然后由此構(gòu)建ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)，由此將所述ROM映射到映射庫中的目標(biāo)ROM單元，實(shí)現(xiàn)了 FPGARTL綜合中行為級(jí)ROM描述到ROM目標(biāo)工藝庫的映射，使得處理后的ROM在FPGA的ROM宏單元上實(shí)現(xiàn)，達(dá)到和Synplify綜合工具相同的效果。

【專利附圖】

【附圖說明】
[0013]通過閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯。
[0014]圖1為根據(jù)本發(fā)明的實(shí)施例的一種針對(duì)FPGA RTL綜合中ROM工藝映射方法流程圖；
[0015]圖2為根據(jù)本發(fā)明的實(shí)施例的根據(jù)識(shí)別出的ROM的基本結(jié)構(gòu)構(gòu)建ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)的方法流程圖；
[0016]圖3為根據(jù)本發(fā)明的實(shí)施例的根據(jù)構(gòu)建的ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)將所述ROM映射到映射庫中的目標(biāo)ROM單元的方法流程圖；
[0017]圖4為根據(jù)本發(fā)明的實(shí)施例的if else直接賦值格式、if else存儲(chǔ)陣列格式、case直接賦值格式、case存儲(chǔ)陣列格式的源描述圖；
[0018]圖5為根據(jù)本發(fā)明的實(shí)施例的if-else格式的⑶FG ROM識(shí)別模型圖；
[0019]圖6為根據(jù)本發(fā)明的實(shí)施例的case格式的⑶FG ROM識(shí)別模型圖；
[0020]圖7為根據(jù)本發(fā)明的實(shí)施例的一個(gè)識(shí)別ROM存儲(chǔ)數(shù)據(jù)的預(yù)置⑶FG結(jié)構(gòu)過程算法的偽代碼；
[0021]圖8為根據(jù)本發(fā)明的實(shí)施例的ROM識(shí)別前后的CDFG結(jié)構(gòu)圖；
[0022]圖9為根據(jù)本發(fā)明的實(shí)施例的ROM映射前后結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0023]下面詳細(xì)描述本發(fā)明的實(shí)施例。
[0024]所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的器件和結(jié)構(gòu)的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到其他器件的可應(yīng)用于性和/或其他結(jié)構(gòu)的使用。
[0025]本發(fā)明提供了一種針對(duì)FPGA RTL綜合中ROM工藝映射的處理方法。下面，將通過本發(fā)明的一個(gè)實(shí)施例對(duì)圖1所示的針對(duì)FPGA RTL綜合中ROM工藝映射的處理方法進(jìn)行具體描述。如圖1所示，本發(fā)明所提供的針對(duì)FPGA RTL綜合中ROM工藝映射的處理方法包括:
[0026]在步驟a中，從以硬件描述語言為格式的源描述中識(shí)別出ROM的基本結(jié)構(gòu)，所述基本結(jié)構(gòu)包括if else結(jié)構(gòu)、case結(jié)構(gòu)。
[0027]由于技術(shù)人員在進(jìn)行電路設(shè)計(jì)時(shí)，主要是在行為級(jí)，按照一定的規(guī)則，使用硬件描述語言來實(shí)現(xiàn)相應(yīng)的功能結(jié)構(gòu)，因此要實(shí)現(xiàn)FPGA RTL綜合中ROM工藝映射首先就要能夠從硬件描述語言中識(shí)別出技術(shù)人員所描述的ROM結(jié)構(gòu)。
[0028]在本發(fā)明的一個(gè)實(shí)施例中，以Verilog HDL語言為例，以下均以此為基礎(chǔ)進(jìn)行說明，本領(lǐng)域技術(shù)人員可針對(duì)其它硬件描述語言采用相同的方法進(jìn)行處理。由于ROM在描述中，涉及到同步、異步以及控制端等諸多不同，因此ROM的行為級(jí)描述種類繁多，也導(dǎo)致其識(shí)別復(fù)雜化，本發(fā)明系統(tǒng)提出了 14種基本ROM的行為級(jí)描述類型。
[0029]其中ROM 外部結(jié)構(gòu)描述可以用 always, funct1n, task, initial,和 assign,數(shù)據(jù)讀取的源描述可以用case語句，if-else語句，在case和if_else語句中又可以采用數(shù)據(jù)直接賦值格式和memory array格式，圖4顯示的是四種標(biāo)準(zhǔn)的ROM源描述。
[0030]針對(duì)上述各種ROM的源描述結(jié)構(gòu)特點(diǎn)，并考慮兼容不同架構(gòu)FPGA的ROM結(jié)構(gòu)，本發(fā)明抽象出基于CDFG(Control - Data - Flow-Graph)的ROM識(shí)別模型?；贑DFG數(shù)據(jù)結(jié)構(gòu)是因?yàn)镃DFG數(shù)據(jù)結(jié)構(gòu)可以方便地表示ROM的各種控制行為信息和各種數(shù)據(jù)傳遞行為信息，有效實(shí)現(xiàn)ROM識(shí)別。識(shí)別出的ROM結(jié)構(gòu)可以映射到各種架構(gòu)FPGA的ROM上。
[0031]本發(fā)明通過研究各種ROM源描述的特征和每一種對(duì)應(yīng)的⑶FG結(jié)構(gòu)圖特點(diǎn)，提取出ROM的兩種基本結(jié)構(gòu):case格式和if-else格式，其它類型的ROM源描述或者產(chǎn)生的CDFG結(jié)構(gòu)圖可以統(tǒng)一到這兩種⑶FG結(jié)構(gòu)上，或者是在這兩種基礎(chǔ)上的擴(kuò)展。由于case和if-else語句中又都可以采用數(shù)據(jù)直接賦值格式和存儲(chǔ)陣列格式，因此分別抽象出四種基于CDFG的ROM識(shí)別模型，如圖5和圖6所示，圖中的四個(gè)CDFG結(jié)構(gòu)圖分別對(duì)應(yīng)圖4中的四種標(biāo)準(zhǔn)ROM源描述。在實(shí)際電路系統(tǒng)中描述的ROM比較復(fù)雜，有各種控制端、各種地址選擇、各種數(shù)據(jù)讀出，以及各種類ROM結(jié)構(gòu)的描述卻不能識(shí)別為ROM的，這些都構(gòu)成了 ROM識(shí)別難度。因此，要通過步驟b和c的過程，才能將ROM映射到映射庫中的目標(biāo)ROM單元，實(shí)現(xiàn)ROM工藝映射。
[0032]在步驟b中，根據(jù)識(shí)別出的ROM的基本結(jié)構(gòu)，構(gòu)建ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)。其包括:
[0033]子步驟bl，從以硬件描述語言為格式的源描述，構(gòu)建控制數(shù)據(jù)流圖(CDFG)。
[0034]⑶FG是工藝映射經(jīng)常用到的，此子步驟通過已有技術(shù)可以實(shí)現(xiàn)。
[0035]子步驟b2，從構(gòu)建的控制數(shù)據(jù)流圖中，根據(jù)識(shí)別出的ROM的基本結(jié)構(gòu)，識(shí)別控制數(shù)據(jù)流圖中的根節(jié)點(diǎn)。
[0036]具體的，在圖5所示的if-else格式中，⑶FG結(jié)構(gòu)圖結(jié)構(gòu)有多個(gè)用于構(gòu)建ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)的根節(jié)點(diǎn)。在圖6所示的case格式中，CDFG結(jié)構(gòu)圖結(jié)構(gòu)僅有一個(gè)用于構(gòu)建ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)的根節(jié)點(diǎn)。根節(jié)點(diǎn)的概念本領(lǐng)域已知。
[0037]但是在實(shí)際應(yīng)用中，兩類模型的數(shù)據(jù)選擇的節(jié)點(diǎn)圖都不完全是規(guī)則的，比如，if-else類型的數(shù)據(jù)選擇對(duì)應(yīng)的判斷分支可能不是地址的比較，而是別的信號(hào)比較；if-else和case分支存在的多層嵌套、多層異質(zhì)結(jié)構(gòu)嵌套；數(shù)據(jù)選擇輸入非存儲(chǔ)數(shù)據(jù)；if-else數(shù)據(jù)選擇分支鏈的長(zhǎng)度不足等。
[0038]因此，本發(fā)明針對(duì)兩種格式，采用了如下判定原理:
[0039]對(duì)于ROM結(jié)構(gòu)為case格式，由于只有一個(gè)根節(jié)點(diǎn)，所以很容易找到，但要排除多層嵌套和多層異質(zhì)結(jié)構(gòu)嵌套，最后依據(jù)ROM最小規(guī)模判別；
[0040]對(duì)于ROM結(jié)構(gòu)為if-else格式，由于if-else類型的CDFG結(jié)構(gòu)包括true分支和false分支，兩個(gè)分支都會(huì)逐層嵌套，因此首先采用遞歸方法逐層判定輸入節(jié)點(diǎn)和條件比較節(jié)點(diǎn)，然后排除異質(zhì)結(jié)構(gòu)嵌套和非地址比較，最后依據(jù)ROM最小規(guī)模判別，選出符合條件的if-else鏈，該鏈的根節(jié)點(diǎn)作為本步驟選出的根節(jié)點(diǎn)。關(guān)于ROM最小規(guī)模判別，是已有技術(shù)。
[0041]子步驟b3，根據(jù)識(shí)別的根節(jié)點(diǎn)，識(shí)別ROM存儲(chǔ)數(shù)據(jù)的預(yù)置控制數(shù)據(jù)流圖結(jié)構(gòu)。
[0042]預(yù)置控制數(shù)據(jù)流圖結(jié)構(gòu)是已有概念。
[0043]具體的，首先需要從根節(jié)點(diǎn)中提取關(guān)鍵節(jié)點(diǎn)，根節(jié)點(diǎn)與關(guān)鍵節(jié)點(diǎn)的關(guān)系存在四種可能性:根節(jié)點(diǎn)就是關(guān)鍵節(jié)點(diǎn)、根節(jié)點(diǎn)是條件控制、根節(jié)點(diǎn)的多個(gè)前驅(qū)節(jié)點(diǎn)都是條件控制、根節(jié)點(diǎn)為根的數(shù)據(jù)選擇鏈不可以識(shí)別為ROM。從前三種情況中可以提取出關(guān)鍵節(jié)點(diǎn)。關(guān)鍵節(jié)點(diǎn)是已有概念，例如在根節(jié)點(diǎn)的多個(gè)前驅(qū)節(jié)點(diǎn)都是條件控制的情況下，可能跟節(jié)點(diǎn)和前驅(qū)節(jié)點(diǎn)都是關(guān)鍵節(jié)點(diǎn)。
[0044]提取出關(guān)鍵節(jié)點(diǎn)后，就需要提取預(yù)置的ROM結(jié)構(gòu)。首先要不斷地在遍歷中把關(guān)鍵節(jié)點(diǎn)涉及的鏈中的節(jié)點(diǎn)加入前驅(qū)遍歷列表，以保證所有ROM的存儲(chǔ)數(shù)據(jù)預(yù)置結(jié)構(gòu)都被識(shí)另O，然后根據(jù)識(shí)別出的關(guān)鍵節(jié)點(diǎn)，找出與關(guān)鍵節(jié)點(diǎn)所對(duì)應(yīng)的地址端和地址值，構(gòu)建ROM的地址端，接著需要建立地址值和數(shù)據(jù)值對(duì)應(yīng)哈希映射表，其中如果源描述中用else或者default描述的不完整ROM數(shù)據(jù)存儲(chǔ)，需要補(bǔ)滿。最后把該鏈上所有預(yù)置的結(jié)構(gòu)的數(shù)據(jù)都提取出來。
[0045]本發(fā)明的一個(gè)實(shí)施例提供了一個(gè)識(shí)別ROM存儲(chǔ)數(shù)據(jù)的預(yù)置⑶FG結(jié)構(gòu)過程算法的偽代碼，如圖7所示。
[0046]步驟b4，根據(jù)識(shí)別的根節(jié)點(diǎn)，識(shí)別ROM存儲(chǔ)數(shù)據(jù)的控制數(shù)據(jù)流圖結(jié)構(gòu)。
[0047]ROM存儲(chǔ)數(shù)據(jù)的⑶FG結(jié)構(gòu)是已有概念。
[0048]識(shí)別ROM存儲(chǔ)數(shù)據(jù)的讀?、荈G結(jié)構(gòu)過程也從根節(jié)點(diǎn)開始，遍歷讀邏輯的所有后繼節(jié)點(diǎn)，在這個(gè)過程中需要分同步和異步、存儲(chǔ)陣列(memory-array)方式和直接數(shù)據(jù)方式。對(duì)于同步ROM需要去除和同步相關(guān)的節(jié)點(diǎn)和控制；對(duì)于存儲(chǔ)陣列方式，直接從數(shù)據(jù)讀節(jié)點(diǎn)提取數(shù)據(jù)輸出，并構(gòu)建ROM的讀結(jié)構(gòu)；如果是直接賦值方式，則需要借助于上一步驟中提取出的地址節(jié)點(diǎn)，構(gòu)建ROM讀結(jié)構(gòu)。
[0049]步驟b5)根據(jù)識(shí)別出的ROM存儲(chǔ)數(shù)據(jù)的預(yù)置控制數(shù)據(jù)流圖結(jié)構(gòu)和識(shí)別出的ROM存儲(chǔ)數(shù)據(jù)的控制數(shù)據(jù)流圖結(jié)構(gòu)，構(gòu)建ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)。
[0050]控制數(shù)據(jù)流圖節(jié)點(diǎn)是已有概念。
[0051]具體的，綜合上述步驟中識(shí)別提取的ROM結(jié)構(gòu)，構(gòu)建一個(gè)描述ROM外部結(jié)構(gòu)和內(nèi)部存儲(chǔ)的⑶FG節(jié)點(diǎn)，該節(jié)點(diǎn)包含ROM的存儲(chǔ)數(shù)據(jù)、地址值、數(shù)據(jù)和地址的對(duì)應(yīng)表、以及ROM的外部結(jié)構(gòu)數(shù)據(jù)，如圖8所示，為一個(gè)異步的、有en控制的if-else類型ROM的識(shí)別前后的⑶FG結(jié)構(gòu)圖。該節(jié)點(diǎn)傳遞到RTL綜合的工藝映射就可以完成ROM的工藝映射。
[0052]在步驟c中，根據(jù)構(gòu)建的ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)，將所述ROM映射到映射庫中的目標(biāo)ROM單元。具體地:
[0053]子步驟Cl.根據(jù)構(gòu)建的ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)，識(shí)別ROM的結(jié)構(gòu)模式，所述結(jié)構(gòu)模式分為異步地址+異步數(shù)據(jù)讀出、異步地址+同步數(shù)據(jù)讀出、同步地址+異步數(shù)據(jù)讀出、同步地址+同步數(shù)據(jù)讀出。
[0054]根據(jù)構(gòu)建的ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)識(shí)別ROM屬于哪一種結(jié)構(gòu)模式，是已有技術(shù)。
[0055]另外，對(duì)于映射庫中的每一目標(biāo)ROM單元，也都將其設(shè)置為異步地址+異步數(shù)據(jù)讀出、異步地址+同步數(shù)據(jù)讀出、同步地址+異步數(shù)據(jù)讀出、同步地址+同步數(shù)據(jù)讀出四種模式中的一種。
[0056]子步驟C2.在映射庫中已設(shè)置了結(jié)構(gòu)模式的目標(biāo)ROM單元中，尋找與識(shí)別出的ROM的結(jié)構(gòu)模式一致的目標(biāo)ROM單元。
[0057]具體的，從映射庫中的目標(biāo)ROM單元中，依據(jù)模式是否相同的原則，找到和ROM模式一致的目標(biāo)ROM單元。
[0058]子步驟c3.將ROM綁定到與識(shí)別出的ROM的結(jié)構(gòu)模式一致的目標(biāo)ROM單元之一，從而輸出映射網(wǎng)表。
[0059]具體的，將源ROM綁定到與識(shí)別出的ROM的結(jié)構(gòu)模式一致的目標(biāo)ROM單元之一中，包括外部連接的綁定和源ROM中存儲(chǔ)數(shù)據(jù)的綁定，如圖9所示。進(jìn)一步的，當(dāng)待綁定ROM的面積大于二倍的匹配的目標(biāo)ROM元件的面積時(shí)，需要對(duì)待綁定ROM做拆分。
[0060]然后，輸出映射網(wǎng)表。映射網(wǎng)表是已有概念。生成映射網(wǎng)表是已有技術(shù)。
[0061]通過這一步就最終實(shí)現(xiàn)了 FPGA RTL綜合中行為級(jí)ROM描述到ROM目標(biāo)工藝庫的映射。
[0062]在步驟c3中，還可以包括:計(jì)算與識(shí)別出的ROM的結(jié)構(gòu)模式一致的所有目標(biāo)ROM單元的成本，將ROM綁定到成本最小的目標(biāo)ROM單元。
[0063]即，如果在映射庫中和源ROM匹配的目標(biāo)ROM單元不止一個(gè)，因此需要選出最優(yōu)匹配的目標(biāo)單元一Best-T-ROM，即所用面積最小的匹配單元。
[0064]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):通過ROM識(shí)別和映射，實(shí)現(xiàn)了 FPGA RTL綜合中行為級(jí)ROM描述到ROM目標(biāo)工藝庫的映射，使得處理后的ROM在FPGA的ROM宏單元上實(shí)現(xiàn)，達(dá)到和Synplify綜合工具相同的效果。
[0065]雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝步驟的次序可以變化。
[0066]此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種ROM工藝映射的處理方法，包括: a)從以硬件描述語言為格式的源描述中識(shí)別出ROM的基本結(jié)構(gòu)，所述基本結(jié)構(gòu)包括ifelse結(jié)構(gòu)、case結(jié)構(gòu)； b)根據(jù)識(shí)別出的ROM的基本結(jié)構(gòu)，構(gòu)建ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)； c)根據(jù)構(gòu)建的ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)，將所述ROM映射到映射庫中的目標(biāo)ROM單元。
2.根據(jù)權(quán)利要求1所述的ROM工藝映射的處理方法，其中步驟b)包括: bl)從以硬件描述語言為格式的源描述，構(gòu)建控制數(shù)據(jù)流圖； b2)從構(gòu)建的控制數(shù)據(jù)流圖中，根據(jù)識(shí)別出的ROM的基本結(jié)構(gòu)，識(shí)別控制數(shù)據(jù)流圖中的根節(jié)點(diǎn)； b3)根據(jù)識(shí)別的根節(jié)點(diǎn)，識(shí)別ROM存儲(chǔ)數(shù)據(jù)的預(yù)置控制數(shù)據(jù)流圖結(jié)構(gòu)；b4)根據(jù)識(shí)別的根節(jié)點(diǎn)，識(shí)別ROM存儲(chǔ)數(shù)據(jù)的控制數(shù)據(jù)流圖結(jié)構(gòu)；b5)根據(jù)識(shí)別出的ROM存儲(chǔ)數(shù)據(jù)的預(yù)置控制數(shù)據(jù)流圖結(jié)構(gòu)和識(shí)別出的ROM存儲(chǔ)數(shù)據(jù)的控制數(shù)據(jù)流圖結(jié)構(gòu)，構(gòu)建ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)。
3.根據(jù)權(quán)利要求1所述的ROM工藝映射的處理方法，其中步驟c)包括: Cl)根據(jù)構(gòu)建的ROM的控制數(shù)據(jù)流圖節(jié)點(diǎn)，識(shí)別ROM的結(jié)構(gòu)模式，所述結(jié)構(gòu)模式分為異步地址+異步數(shù)據(jù)讀出、異步地址+同步數(shù)據(jù)讀出、同步地址+異步數(shù)據(jù)讀出、同步地址+同步數(shù)據(jù)讀出； c2)在映射庫中已設(shè)置了結(jié)構(gòu)模式的目標(biāo)ROM單元中，尋找與識(shí)別出的ROM的結(jié)構(gòu)模式一致的目標(biāo)ROM單元； c3)將ROM綁定到與識(shí)別出的ROM的結(jié)構(gòu)模式一致的目標(biāo)ROM單元之一，從而輸出映射網(wǎng)表。
4.根據(jù)權(quán)利要求1所述的ROM工藝映射的處理方法，其中步驟c3)包括: 計(jì)算與識(shí)別出的ROM的結(jié)構(gòu)模式一致的所有目標(biāo)ROM單元的成本，將ROM綁定到成本最小的目標(biāo)ROM單元。
【文檔編號(hào)】G06F17/50GK104361171SQ201410645000
【公開日】2015年2月18日 申請(qǐng)日期:2014年11月7日 優(yōu)先權(quán)日:2014年11月7日
【發(fā)明者】李艷, 張東曉, 于芳 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所