單芯片網(wǎng)絡(luò)轉(zhuǎn)多串口裝置制造方法
【專利摘要】本發(fā)明公開了一種單芯片網(wǎng)絡(luò)轉(zhuǎn)多串口裝置，由ARM9處理器、FPGA、網(wǎng)絡(luò)接口電路邏輯集成在一個芯片上構(gòu)成，ARM9處理器和FPGA通過AXI總線連接；FPGA內(nèi)置多串口并與多串口接口連接。所述網(wǎng)絡(luò)接口電路采用百兆、千兆自適應(yīng)網(wǎng)絡(luò)電路。所述芯片為xilinxZYNQ的SOC芯片。本發(fā)明將MCU和接口芯片所實現(xiàn)的功能在一顆單芯片上完成，從而將原本在外部的芯片與芯片之間的總線遷移到單芯片的內(nèi)部，獲得更高的數(shù)據(jù)交換速度和帶寬；同時引入千兆以太網(wǎng)絡(luò)接口，提供更高的上下行數(shù)據(jù)通路和數(shù)據(jù)吞吐量；硬件設(shè)計簡單、功耗低、穩(wěn)定性高、系統(tǒng)延遲低、高速網(wǎng)絡(luò)。
【專利說明】單芯片網(wǎng)絡(luò)轉(zhuǎn)多串口裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種單芯片網(wǎng)絡(luò)轉(zhuǎn)多串口裝置，適用于需要大量串口數(shù)據(jù)采集的場合 或者需要大量串口接口設(shè)備控制的場合。

【背景技術(shù)】
[0002] 現(xiàn)有的網(wǎng)絡(luò)多串口服務(wù)器均采用"MCU+接口芯片"，或者"MCU+FPGA 〃的實現(xiàn)方式， 至少要用兩顆芯片或兩顆以上芯片方可實現(xiàn)所需的功能，如使用串口接口芯片或者FPGA 芯片，類似16550芯片，完成串口接口的擴展功能，MCU則部分負(fù)責(zé)網(wǎng)絡(luò)數(shù)據(jù)傳輸，同時和接 口芯片或者FPGA進行串口數(shù)據(jù)交互，該設(shè)計方法由于存在多顆芯片連接并且協(xié)作完成，芯 片與芯片之間必須通過電路板上的外部走線進行連接，連接速度、帶寬成為整個設(shè)計的瓶 頸，導(dǎo)致擴展的串口數(shù)量受限，同時影響系統(tǒng)穩(wěn)定性。


【發(fā)明內(nèi)容】

[0003] 為克服現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的在于提供一種單芯片網(wǎng)絡(luò)轉(zhuǎn)多串口 裝直。
[0004] 為了實現(xiàn)上述目的，本發(fā)明所采用的技術(shù)手段是：一種單芯片網(wǎng)絡(luò)轉(zhuǎn)多串口裝置， 由ARM9處理器、FPGA、網(wǎng)絡(luò)接口電路邏輯集成在一個芯片上構(gòu)成，ARM9處理器和FPGA通過 AXI總線連接；FPGA內(nèi)置多串口并與多串口接口連接。
[0005] 所述網(wǎng)絡(luò)接口電路采用百兆、千兆自適應(yīng)網(wǎng)絡(luò)電路。
[0006] 所述芯片為xilinxZYNQ的S0C芯片。
[0007] 本發(fā)明具有以下優(yōu)點：將MCU和接口芯片所實現(xiàn)的功能在一顆單芯片上完成，從 而將原本在外部的芯片與芯片之間的總線遷移到單芯片的內(nèi)部，獲得更高的數(shù)據(jù)交換速度 和帶寬；同時引入千兆以太網(wǎng)絡(luò)接口，提供更高的上下行數(shù)據(jù)通路和數(shù)據(jù)吞吐量；硬件設(shè) 計簡單、功耗低、穩(wěn)定性高、系統(tǒng)延遲低、高速網(wǎng)絡(luò)。

【專利附圖】

【附圖說明】
[0008] 下面結(jié)合附圖和實施例對本發(fā)明作進一步的闡述。
[0009] 圖1為本發(fā)明的設(shè)計架構(gòu)框圖。

【具體實施方式】
[0010] 如圖1所示的一種單芯片網(wǎng)絡(luò)轉(zhuǎn)多串口裝置，由ARM9處理器、FPGA、網(wǎng)絡(luò)接口電路 邏輯集成在一個芯片上構(gòu)成，ARM9處理器和FPGA通過AXI總線連接；FPGA內(nèi)置多串口并與 多串口接口連接。
[0011] 所述網(wǎng)絡(luò)接口電路采用百兆、千兆自適應(yīng)網(wǎng)絡(luò)電路。
[0012] 所述芯片為xilinx ZYNQ的S0C芯片，該芯片是整個方案的關(guān)鍵，該芯片將雙核 ARM9處理器和FPGA邏輯集成在一個芯片上。在ARM9運行l(wèi)inux操作系統(tǒng)，在linux系統(tǒng) 上實現(xiàn)需要個各種軟件功能，包括網(wǎng)口數(shù)據(jù)傳輸，串口數(shù)據(jù)收發(fā)，串口波特率配置等，串口 波特率配置通過。
[0013] 需要擴展的串口邏輯直接在FPGA上實現(xiàn)，然后通過芯片內(nèi)部的AXI總線和ARM9 系統(tǒng)直接連接。AXI總線是ARM公司的標(biāo)準(zhǔn)總線，它是面向高性能、高帶寬、低延遲的片內(nèi)總 線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對齊的數(shù)據(jù)傳輸，同時在突發(fā)傳輸中，只 需要首地址，同時分離的讀寫數(shù)據(jù)通道、并支持顯著傳輸訪問和亂序訪問，并更加容易進行 時序收斂。
[0014] 以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人 員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做若干改進和替換，這些改進和替換也 應(yīng)視為本發(fā)明的保護范圍。
【權(quán)利要求】
1. 一種單芯片網(wǎng)絡(luò)轉(zhuǎn)多串口裝置，其特征在于：由ARM9處理器、FPGA、網(wǎng)絡(luò)接口電路邏 輯集成在一個芯片上構(gòu)成，ARM9處理器和FPGA通過AXI總線連接；FPGA內(nèi)置多串口并與多 串口接口連接。
2. 根據(jù)權(quán)利要求1所述的單芯片網(wǎng)絡(luò)轉(zhuǎn)多串口裝置，其特征在于：所述網(wǎng)絡(luò)接口電路 采用百兆、千兆自適應(yīng)網(wǎng)絡(luò)電路。
3. 根據(jù)權(quán)利要求1所述的單芯片網(wǎng)絡(luò)轉(zhuǎn)多串口裝置，其特征在于：所述芯片為xilinx ZYNQ的SOC芯片。
【文檔編號】G06F13/20GK104050120SQ201410257860
【公開日】2014年9月17日 申請日期:2014年6月12日 優(yōu)先權(quán)日:2014年6月12日
【發(fā)明者】曹學(xué)磊, 王增志, 曹學(xué)良 申請人:曹學(xué)良