亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

一種數(shù)據(jù)處理裝置和終端的制作方法

文檔序號(hào):6545409閱讀:173來源:國知局
一種數(shù)據(jù)處理裝置和終端的制作方法
【專利摘要】本發(fā)明實(shí)施例公開了一種數(shù)據(jù)處理裝置和終端,該裝置中的輸入交換模塊的第一個(gè)輸出端至第N個(gè)輸出端分別與緩存模塊包括的第一個(gè)緩存單元至第N個(gè)緩存單元的輸入端連接;寫仲裁器的控制端與輸入交換模塊的控制端連接;輸出交換模塊的第一個(gè)輸入端至第N個(gè)輸入端分別與第一個(gè)緩存單元至第N個(gè)緩存單元的輸出端連接,輸出交換裝置的第一個(gè)輸出端至第N個(gè)輸出端分別與重排器的第一個(gè)輸入端至第N個(gè)輸入端連接;讀仲裁器的控制端與輸出交換模塊的控制端連接;重排器的第一個(gè)輸出端至第N個(gè)輸出端分別與數(shù)據(jù)處理裝置的第一個(gè)輸出端至第N個(gè)輸出端連接。本發(fā)明實(shí)施例可以提高緩存單元的利用率。
【專利說明】一種數(shù)據(jù)處理裝置和終端
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信【技術(shù)領(lǐng)域】,尤其涉及一種數(shù)據(jù)處理裝置和終端。
【背景技術(shù)】
[0002]數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)交換是通信設(shè)備中一項(xiàng)核心技術(shù),目前的數(shù)據(jù)存儲(chǔ)和交換過程如下:
[0003]通信設(shè)備通過輸入端接收數(shù)據(jù),再將數(shù)據(jù)存儲(chǔ)在片內(nèi)或者片外數(shù)據(jù)緩存中,在轉(zhuǎn)發(fā)時(shí),先從緩存中讀取出數(shù)據(jù),再將數(shù)據(jù)交換到目標(biāo)輸出端,進(jìn)行數(shù)據(jù)輸出。
[0004]另外,目前通信設(shè)備中每個(gè)數(shù)據(jù)輸入端接收到的數(shù)據(jù)都是緩存至與該數(shù)據(jù)輸入端對(duì)應(yīng)的緩存,例如:通信設(shè)備包括輸入端1、輸入端2、輸入端3…輸入端n,而緩存包括緩存
1、緩存2、緩存3…緩存n,這樣輸入端I接收到數(shù)據(jù)就存儲(chǔ)至緩存1,輸入端2接收到數(shù)據(jù)就存儲(chǔ)至緩存2,輸入端3接收到數(shù)據(jù)就存儲(chǔ)至緩存3,輸入端η接收到數(shù)據(jù)就存儲(chǔ)至緩存η。然而在實(shí)際應(yīng)用中,不同的輸入端可能接收到的數(shù)據(jù)的量是不同的,這樣就會(huì)導(dǎo)致不同的緩存所存儲(chǔ)的數(shù)據(jù)的量不同,即不同的緩存的數(shù)據(jù)空間被占用量不同,例如:有些緩存的數(shù)據(jù)空間全部被占用,導(dǎo)致該緩存對(duì)應(yīng)的輸入端接收的數(shù)據(jù)無法存儲(chǔ),或者有些緩存的數(shù)據(jù)空間被占用的很少,導(dǎo)致該緩存的數(shù)據(jù)空間利用率低??梢姡壳暗耐ㄐ旁O(shè)備中緩存利用不聞。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實(shí)施例提供了一種數(shù)據(jù)處理裝置和終端,可以解決通信設(shè)備中緩存利用不高的問題。
[0006]第一方面,本發(fā)明提供一種數(shù)據(jù)處理裝置,包括:
[0007]輸入交換模塊、緩存模塊、輸出交換模塊、寫仲裁器、讀仲裁器和重排器,所述緩存模塊包括N個(gè)緩存單元,所述N為大于I的正整數(shù),其中:
[0008]所述輸入交換模塊的第一個(gè)輸入端至第N個(gè)輸入端分別與所述數(shù)據(jù)處理裝置的第一個(gè)輸入端至第N個(gè)輸入端連接,所述輸入交換模塊的第一個(gè)輸出端至第N個(gè)輸出端分別與所述緩存模塊包括的第一個(gè)緩存單元至第N個(gè)緩存單元對(duì)應(yīng);
[0009]所述輸出交換模塊的第一個(gè)輸入端至第N個(gè)輸入端分別與所述第一個(gè)緩存單元至第N個(gè)緩存單元對(duì)應(yīng),所述輸出交換裝置的第一個(gè)輸出端至第N個(gè)輸出端分別與所述數(shù)據(jù)處理裝置的第一個(gè)輸出端至第N個(gè)輸出端連接。
[0010]第一方面的第一種可能的實(shí)現(xiàn)方式中,所述輸入交換模塊用于獲取所述數(shù)據(jù)處理裝置的目標(biāo)輸入端傳輸?shù)哪繕?biāo)數(shù)據(jù),所述目標(biāo)輸入端為所述數(shù)據(jù)處理裝置中的一個(gè)或者多個(gè)輸入端; [0011]所述裝置還包括:
[0012]寫仲裁器,所述寫仲裁器的控制端與所述輸入交換模塊的控制端連接,所述寫仲裁器用于控制所述輸入交換模塊將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至目標(biāo)緩存單元中,所述目標(biāo)緩存單元為所述N所述緩存單元中的任意一個(gè)或者多個(gè)緩存單元;
[0013]讀仲裁器,所述讀仲裁器的控制端與所述輸出交換模塊的控制端連接,所述讀仲裁器用于控制所述輸出交換模塊讀取所述目標(biāo)緩存單元中的所述目標(biāo)數(shù)據(jù);
[0014]重排器,所述重排器的第一個(gè)輸出端至第N個(gè)輸出端分別與所述數(shù)據(jù)處理裝置的第一個(gè)輸出端至第N個(gè)輸出端連接;
[0015]所述讀仲裁器還用于控制所述輸出交換模塊將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的目標(biāo)輸入端,所述目標(biāo)輸入端為所述重排器中用于將數(shù)據(jù)傳輸至所述重排器的目標(biāo)輸出端的輸入端,所述目標(biāo)輸出端為所述重排器中與所述目標(biāo)數(shù)據(jù)的目的端口連接的輸出端,所述目標(biāo)數(shù)據(jù)的目的端為所述目標(biāo)數(shù)據(jù)處理裝置中的一個(gè)或者多個(gè)的輸出端;
[0016]所述重排器,用于當(dāng)所述重排器的存儲(chǔ)空間中存在目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的數(shù)據(jù)為多個(gè)時(shí),對(duì)目的端口相同的數(shù)據(jù)進(jìn)行排序,再按照所述排序結(jié)果將所述目的端口相同的數(shù)據(jù)輸出至該目的端口。
[0017]結(jié)合第一方面的第一種可能的實(shí)現(xiàn)方式,在第一方面的第二種可能的實(shí)現(xiàn)方式中,所述裝置還包括:緩存管理模塊,其中:
[0018]所述緩存管理模塊的第一端與所述讀仲裁器的地址輸出端連接,所述緩存管理模塊的第二端與所述寫仲裁器的地址輸入端連接;
[0019]所述寫仲裁器用于從所述緩存管理模塊獲取所述目標(biāo)緩存單元的目標(biāo)地址,再將控制所述輸入交換模塊將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至所述目標(biāo)緩存單元的所述目標(biāo)地址中;
[0020]所述讀仲裁器用于控制所述輸出交換模塊讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊,控制所述輸出交換模塊將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的所述目標(biāo)輸入端。
[0021]結(jié)合第一方面的第二種可能的實(shí)現(xiàn)方式,在第一方面的第三種可能的實(shí)現(xiàn)方式中,所述寫仲裁器用于統(tǒng)計(jì)所述緩存模塊中每個(gè)緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài),并根據(jù)所述數(shù)據(jù)存儲(chǔ)狀態(tài)從所述N個(gè)緩存單元中選擇存在空閑存儲(chǔ)空間的一個(gè)或者多個(gè)緩存單元作為目標(biāo)緩存單元,并向所述緩存管理模塊發(fā)送用于獲取所述目標(biāo)緩存單元的空閑存儲(chǔ)空間的地址的請(qǐng)求信息;
[0022]所述緩存管理模塊用于根據(jù)所述請(qǐng)求信息向所述寫仲裁器發(fā)送所述目標(biāo)緩存單元的目標(biāo)地址,所述目標(biāo)地址為空閑存儲(chǔ)空間的地址;
[0023]所述寫仲裁器還用于獲取所述緩存管理模塊傳輸?shù)乃瞿繕?biāo)地址,并將控制所述輸入交換模塊將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至所述目標(biāo)地址中。
[0024]結(jié)合第一方面的第三種可能的實(shí)現(xiàn)方式,在第一方面的第四種可能的實(shí)現(xiàn)方式中,所述寫仲裁器的反饋接收端與所述讀仲裁器的反饋端連接;
[0025]所述讀仲裁器用于控制所述輸出交換模塊讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊,控制所述輸出交換模塊將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的所述目標(biāo)輸入端,以及向所述寫仲裁器反饋所述目標(biāo)地址的存儲(chǔ)的所述目標(biāo)數(shù)據(jù)已經(jīng)被讀取的反饋信息;
[0026]所述寫仲裁器還用于根據(jù)所述反饋信息更新所述目標(biāo)緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài)。
[0027]結(jié)合第一方面的第三種可能的實(shí)現(xiàn)方式,在第一方面的第五種可能的實(shí)現(xiàn)方式中,所述寫仲裁器用于統(tǒng)計(jì)所述緩存模塊中每個(gè)緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài),并根據(jù)所述目標(biāo)數(shù)據(jù)存儲(chǔ)狀態(tài)采用負(fù)載均衡算法或者最小負(fù)載優(yōu)先算法,從所述N個(gè)緩存單元中選擇存在空閑存儲(chǔ)空間的一個(gè)或者多個(gè)緩存單元作為目標(biāo)緩存單元,并向所述緩存管理模塊發(fā)送用于獲取所述目標(biāo)緩存單元的空閑存儲(chǔ)空間的地址的請(qǐng)求信息。
[0028]結(jié)合第一方面的第二種可能的實(shí)現(xiàn)方式,在第一方面的第六種可能的實(shí)現(xiàn)方式中,所述裝置還包括:隊(duì)列管理模塊,其中:
[0029]所述隊(duì)列管理模塊的輸入端與所述寫仲裁器的輸出端連接,所述隊(duì)列管理模塊的輸出端與所述讀仲裁器的第一輸入端連接;
[0030]所述隊(duì)列管理模塊用于獲取所述寫仲裁器傳輸?shù)臄?shù)據(jù)信息,所述數(shù)據(jù)信息包括所述目標(biāo)數(shù)據(jù)的源端口、目的端口和所述目標(biāo)地址,以及基于所述數(shù)據(jù)信息生成包括所述目標(biāo)數(shù)據(jù)的源端口、目的端口和所述目標(biāo)地址的信源描述符CD,并將所述CD加入目標(biāo)輸出隊(duì)列,以及在所述輸出隊(duì)列輸出所述CD給所述讀仲裁器,所述目標(biāo)輸出隊(duì)列的源端口為所述目標(biāo)數(shù)據(jù)的源端口,所述目標(biāo)輸出隊(duì)列的目的端口為所述目標(biāo)數(shù)據(jù)的目的端口 ;
[0031]所述讀仲裁器用于獲取所述隊(duì)列管理模塊傳輸?shù)乃鯟D,并根據(jù)所述CD控制所述輸出交換模塊讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊,控制所述輸出交換模塊將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的所述目標(biāo)輸入端。
[0032]結(jié)合第一方面的第六種可能的實(shí)現(xiàn)方式,在第一方面的第七種可能的實(shí)現(xiàn)方式中,所述重排器的反饋端與所述讀仲裁器的反饋接收端連接;
[0033]當(dāng)所述重排器的存儲(chǔ)空間所存儲(chǔ)的目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的緩存數(shù)據(jù)的數(shù)據(jù)量超過預(yù)設(shè)門限,且所述緩存數(shù)據(jù)不包括輸入時(shí)間在所述緩存數(shù)據(jù)的輸入時(shí)間之前的所述目標(biāo)數(shù)據(jù)時(shí),所述重排器向所述讀仲裁器輸出用于獲取所述目標(biāo)數(shù)據(jù)的請(qǐng)求消息;
[0034]所述讀仲裁器用于獲取所述隊(duì)列管理模塊傳輸?shù)乃鯟D,以及獲取所述重排器輸出的所述請(qǐng)求消息,并根據(jù)所述請(qǐng)求消息以及所述CD控制所述輸出交換模塊讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊,控制所述輸出交換模塊將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的所述目標(biāo)輸入端;
[0035]所述重排器還用于對(duì)所述緩存數(shù)據(jù)和所述目標(biāo)數(shù)據(jù)進(jìn)行排序,再按照所述排序結(jié)果將所述目的端口相同的數(shù)據(jù)輸出至所述目的端口。
[0036]結(jié)合第一方面的第六種可能的實(shí)現(xiàn)方式,在第一方面的第八種可能的實(shí)現(xiàn)方式中,所述隊(duì)列管理模塊還用于為目的端口相同的數(shù)據(jù)分配序號(hào),以及將所述目標(biāo)數(shù)據(jù)的序號(hào)輸出至所述讀仲裁器;
[0037]所述讀仲裁器還用于將所述目標(biāo)數(shù)據(jù)的序號(hào)發(fā)送至所述重排器;
[0038]所述重排器還用于當(dāng)所述重排器的存儲(chǔ)空間中存在目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的數(shù)據(jù)為多個(gè)時(shí),根據(jù)目的端口相同數(shù)據(jù)的序號(hào)對(duì)目的端口相同的數(shù)據(jù)進(jìn)行排序,再按照所述排序結(jié)果將所述目的端口相同的數(shù)據(jù)輸出至該目的端口。
[0039]結(jié)合第一方面的第二種可能的實(shí)現(xiàn)方式,在第一方面的第九種可能的實(shí)現(xiàn)方式中,所述數(shù)據(jù)處理裝置的第一個(gè)輸入端至第N個(gè)輸入端還分別與所述寫仲裁器的第一個(gè)輸入端至第N個(gè)輸入端連接;
[0040]所述寫仲裁器用于獲取所述數(shù)據(jù)處理裝置的目標(biāo)輸入端輸出的用于請(qǐng)求將所述目標(biāo)數(shù)據(jù)寫入所述緩存模塊的寫入請(qǐng)求,所述數(shù)據(jù)處理裝置的目標(biāo)輸入端為所述數(shù)據(jù)處理裝置包括N個(gè)輸入端中的一個(gè)或者多個(gè)輸入端;
[0041]所述寫仲裁器還用于從所述緩存管理模塊獲取所述目標(biāo)緩存單元的目標(biāo)地址,以及將控制所述輸入交換模塊從所述數(shù)據(jù)處理裝置的目標(biāo)輸入端中獲取所述目標(biāo)數(shù)據(jù),再控制所述輸入交換模塊將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至所述目標(biāo)緩存單元的所述目標(biāo)地址中。
[0042]第二方面,本發(fā)明提供一種終端,該終端包括本發(fā)明第一方面提供的任一一種數(shù)據(jù)處理裝置。
[0043]上述技術(shù)方案中,由于數(shù)據(jù)處理裝置的輸入端是通過輸入交換模塊與緩存模塊的N個(gè)緩存單元對(duì)應(yīng),這樣輸入交換模塊可以將數(shù)據(jù)處理裝置輸入端傳輸?shù)臄?shù)據(jù)存儲(chǔ)至緩存模塊的任一個(gè)或者多個(gè)緩存單元,另外,輸出交換模塊還可以從存儲(chǔ)單元中讀取將發(fā)送至數(shù)據(jù)處理裝置的輸出端。相比現(xiàn)有技術(shù)中每個(gè)數(shù)據(jù)輸入端接收到的數(shù)據(jù)都是緩存至與該數(shù)據(jù)輸入端對(duì)應(yīng)的緩存,本發(fā)明可以提高緩存單元的利用率。
【專利附圖】

【附圖說明】
[0044]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案,下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例,對(duì)于本領(lǐng)域普通技術(shù)人員來講,在不付出創(chuàng)造性勞動(dòng)的前提下,還可以根據(jù)這些附圖獲得其他的附圖。
[0045]圖1是本發(fā)明實(shí)施例提供的一種數(shù)據(jù)處理裝置的結(jié)構(gòu)示意圖;
[0046]圖2是本發(fā)明實(shí)施例提供的另一種數(shù)據(jù)處理裝置的結(jié)構(gòu)示意圖;
[0047]圖3是本發(fā)明實(shí)施例提供的另一種數(shù)據(jù)處理裝置的結(jié)構(gòu)示意圖;
[0048]圖4是本發(fā)明實(shí)施例提供的另一種數(shù)據(jù)處理裝置的結(jié)構(gòu)示意圖;
[0049]圖5是本發(fā)明實(shí)施例提供的一種數(shù)據(jù)處理方法的流程示意圖。
【具體實(shí)施方式】
[0050]下面將結(jié)合本發(fā)明實(shí)施例中的附圖,對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述,顯然,所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例,而不是全部的實(shí)施例?;诒景l(fā)明中的實(shí)施例,本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例,都屬于本發(fā)明保護(hù)的范圍。
[0051]本發(fā)明實(shí)施例提供的數(shù)據(jù)處理裝置可以應(yīng)用于任何具備數(shù)據(jù)處理功能的設(shè)備,對(duì)此本發(fā)明實(shí)施例不作限定。例如,數(shù)據(jù)處理裝置應(yīng)用的設(shè)備包括但不限于:服務(wù)器、基站、基站控制器、接入點(diǎn)設(shè)備、平板電腦、手機(jī)、電子閱讀器、遙控器、個(gè)人計(jì)算機(jī)(PersonalComputer, PC)、筆記本電腦、車載設(shè)備、網(wǎng)絡(luò)電視、可穿戴設(shè)備等具備數(shù)據(jù)處理功能的設(shè)備。
[0052]請(qǐng)參閱圖1,圖1是本發(fā)明實(shí)施例提供的一種數(shù)據(jù)處理裝置的結(jié)構(gòu)示意圖,如圖1所示,包括:輸入交換模塊11、緩存模塊12和輸出交換模塊13,所述緩存模塊13包括N個(gè)緩存單元,所述N為大于I的正整數(shù),其中:
[0053]輸入交換模塊11的第一個(gè)輸入端1101至第N個(gè)輸入端IlON分別與數(shù)據(jù)處理裝置的第一個(gè)輸入端0001至第N個(gè)輸入端000N連接,所述輸入交換模塊11的第一個(gè)輸出端1111至第N個(gè)輸出端11 IN分別與所述緩存模塊12包括的第一個(gè)緩存單元至第N個(gè)緩存單元對(duì)應(yīng);
[0054]輸出交換模塊13的第一個(gè)輸入端1301至第N個(gè)輸入端130N分別與所述第一個(gè)緩存單元至第N個(gè)緩存單元對(duì)應(yīng),輸出交換裝置13的第一個(gè)輸出端1311至第N個(gè)輸出端131N分別與所述數(shù)據(jù)處理裝置的第一個(gè)輸出端0011至第N個(gè)輸出端OOlN連接。
[0055]上述輸入交換模塊11的輸出端與緩存單元對(duì)應(yīng),可以理解為輸入交換模塊11的輸出端可以向該輸出端對(duì)應(yīng)的緩存單元中寫入數(shù)據(jù);輸出交換模塊13的輸入端與緩存單元對(duì)應(yīng),可以輸出交換模塊13的輸入端可以從該輸入端對(duì)應(yīng)的緩存單元中讀取數(shù)據(jù)。
[0056]另外,上述輸入交換模塊11的輸出端以及輸出交換模塊13的輸入端都可以是虛擬的端口。
[0057]另外,當(dāng)上述緩存單元包括輸入端和輸出端時(shí),輸入交換模塊11的第一個(gè)輸出端1111至第N個(gè)輸出端11 IN分別與所述緩存模塊12包括的第一個(gè)緩存單元至第N個(gè)緩存單元對(duì)應(yīng),可以理解為輸入交換模塊11的第一個(gè)輸出端1111至第N個(gè)輸出端IllN分別與所述緩存模塊12包括的第一個(gè)緩存單元至第N個(gè)緩存單元的輸入端連接。輸出交換模塊13的第一個(gè)輸入端1301至第N個(gè)輸入端130N分別與所述第一個(gè)緩存單元至第N個(gè)緩存單元對(duì)應(yīng),可以理解為輸出交換模塊13的第一個(gè)輸入端1301至第N個(gè)輸入端130N分別與所述第一個(gè)緩存單元至第N個(gè)緩存單元的輸出端連接。
[0058]可選的,輸入交換模塊11可以是輸入交換開關(guān)(Input Cross-Bar, IXBAR),其中,IXBAR可以包括N個(gè)N選I的選擇器(例如:16個(gè)16選I的選擇器)。輸出交換模塊13可以是輸出交換開關(guān)(Output Cross-Bar, IXBAR)其中,OXBAR可以包括N個(gè)N選I的選擇器(例如:16個(gè)16選I的選擇器)。
[0059]可選的,上述緩存單元可以包括只讀存儲(chǔ)記憶體(Read-Only Memory,ROM)或隨機(jī)存取存儲(chǔ)器(Random Access Memory, RAM)。
[0060]上述技術(shù)方案中,由于數(shù)據(jù)處理裝置的輸入端是通過輸入交換模塊與緩存模塊的N個(gè)緩存單元對(duì)應(yīng),這樣輸入交換模塊可以將數(shù)據(jù)處理裝置輸入端傳輸?shù)臄?shù)據(jù)存儲(chǔ)至緩存模塊的任一個(gè)或者多個(gè)緩存單元,另外,輸出交換模塊還可以從存儲(chǔ)單元中讀取將發(fā)送至數(shù)據(jù)處理裝置的輸出端。相比現(xiàn)有技術(shù)中每個(gè)數(shù)據(jù)輸入端接收到的數(shù)據(jù)都是緩存至與該數(shù)據(jù)輸入端對(duì)應(yīng)的緩存,本發(fā)明可以提高緩存單元的利用率。
[0061]可選的,如圖2所示,所述裝置還可以包括:寫仲裁器14、讀仲裁器15和重排器16,其中:
[0062]輸入交換模塊11可以用于獲取所述數(shù)據(jù)處理裝置的目標(biāo)輸入端傳輸?shù)哪繕?biāo)數(shù)據(jù),所述目標(biāo)輸入端為所述數(shù)據(jù)處理裝置中的一個(gè)或者多個(gè)輸入端;
[0063]寫仲裁器14的控制端1401與輸入交換模塊11的控制端連接1120,可以用于控制輸入交換模塊11將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至目標(biāo)緩存單元中,目標(biāo)緩存單元為所述N所述緩存單元中的任意一個(gè)或者多個(gè)緩存單元;
[0064]讀仲裁器15的控制端1501與所述輸出交換模塊13的控制端連接1320,讀仲裁器15可以用于控制輸出交換模塊13讀取所述目標(biāo)緩存單元中的所述目標(biāo)數(shù)據(jù);
[0065]輸出交換裝置13的第一個(gè)輸出端1311至第N個(gè)輸出端131N分別與所述重排器16的第一個(gè)輸入端1601至第N個(gè)輸入端連接160N ;
[0066]重排器16的第一個(gè)輸出端1611至第N個(gè)輸出端161N分別與所述數(shù)據(jù)處理裝置的第一個(gè)輸出端OOll至第N個(gè)輸出端OOlN連接;
[0067]讀仲裁器15還可以用于控制輸出交換模塊13將所述目標(biāo)數(shù)據(jù)傳輸至重排器16的目標(biāo)輸入端,該目標(biāo)輸入端為重排器16中用于將數(shù)據(jù)傳輸至重排器16的目標(biāo)輸出端的輸入端,該目標(biāo)輸出端為重排器16中與所述目標(biāo)數(shù)據(jù)的目的端口連接的輸出端,所述目標(biāo)數(shù)據(jù)的目的端為所述目標(biāo)數(shù)據(jù)處理裝置中的一個(gè)或者多個(gè)的輸出端;
[0068]重排器16可以用于當(dāng)重排器16的存儲(chǔ)空間中存在目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的數(shù)據(jù)為多個(gè)時(shí),對(duì)目的端口相同的數(shù)據(jù)進(jìn)行排序,再按照所述排序結(jié)果將所述目的端口相同的數(shù)據(jù)輸出至該目的端口。
[0069]當(dāng)然,重排器16還可以用于當(dāng)重排器16的存儲(chǔ)空間中存在目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的數(shù)據(jù)為一個(gè)時(shí)(例如:除了目標(biāo)數(shù)據(jù)外,不存與所述目標(biāo)數(shù)據(jù)的目的端口相同的數(shù)據(jù),且目標(biāo)數(shù)據(jù)為一個(gè)數(shù)據(jù)),將所述目標(biāo)數(shù)據(jù)輸出至該目的端口。
[0070]可選的,重振器16的每個(gè)輸入端可以單獨(dú)對(duì)應(yīng)一個(gè)存儲(chǔ)空間,且該輸入端對(duì)應(yīng)的存儲(chǔ)空間還對(duì)應(yīng)序號(hào)與該輸入端序號(hào)相同的輸出端,例如:第一輸入端1601對(duì)應(yīng)存儲(chǔ)空間I,第一輸出端1611也對(duì)應(yīng)的存儲(chǔ)空間1,即第一輸入端1601接收到的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)空間1,第一輸出端1611再對(duì)存儲(chǔ)空間I的數(shù)據(jù)進(jìn)行輸出。上述存儲(chǔ)空間可以為存儲(chǔ)空間。為以方便說明,輸入端對(duì)應(yīng)的存儲(chǔ)空間可以理解序號(hào)與該輸入端序號(hào)相同的輸出端的存儲(chǔ)空間。通過上述方式可以實(shí)現(xiàn)每個(gè)存儲(chǔ)空間所存儲(chǔ)的數(shù)據(jù)為同一目的端口的數(shù)據(jù)。
[0071 ] 本實(shí)施例中,上述目標(biāo)數(shù)據(jù)可以是指一個(gè)數(shù)據(jù)或者多個(gè)數(shù)據(jù),當(dāng)目標(biāo)數(shù)據(jù)一個(gè)數(shù)據(jù)時(shí),上述數(shù)據(jù)處理裝置的目標(biāo)輸入端就可以為一個(gè)輸入端,上述目標(biāo)緩存單元可以為一個(gè)緩存單元,上述重排器16的目標(biāo)輸入端可以為一個(gè)輸入端,重排器16的目標(biāo)輸出端可以為一個(gè)輸出端。這樣只需要重排器16的存儲(chǔ)空間(例如:緩存空間)包括目標(biāo)數(shù)據(jù),以及包括另一個(gè)或者多個(gè)目的端口與目標(biāo)數(shù)據(jù)的目的端口相同的數(shù)據(jù)時(shí),重排器16就對(duì)這些數(shù)據(jù)進(jìn)行排序,再按照所述排序結(jié)果將這些數(shù)據(jù)輸出至該目的端口。其中,排序可以是按照先入先輸出的原則進(jìn)行排序,即同一個(gè)目的端口的數(shù)據(jù)按照在緩存單元中緩存時(shí)間的先后順序進(jìn)行輸出。
[0072]另外,當(dāng)上述目標(biāo)數(shù)據(jù)多個(gè)數(shù)據(jù)時(shí),上述數(shù)據(jù)處理裝置的目標(biāo)輸入端就可以為一個(gè)輸入端或者多個(gè)輸入端,例如:一個(gè)輸入端輸入多個(gè)數(shù)據(jù),或者多個(gè)輸入端各輸入一個(gè)數(shù)據(jù);上述目標(biāo)緩存單元可以為一個(gè)緩存單元或者多個(gè)緩存單元,例如:一個(gè)緩存單元緩存多個(gè)數(shù)據(jù),或者多個(gè)緩存單元各緩存一個(gè)數(shù)據(jù);上述重排器16的目標(biāo)輸入端可以為一個(gè)輸入端或者多個(gè)輸入端,例如,上述目標(biāo)數(shù)據(jù)包括的多個(gè)數(shù)據(jù)的目標(biāo)端口相同時(shí),重排器16就可以對(duì)目標(biāo)數(shù)據(jù)進(jìn)行排序,再按照排序結(jié)果進(jìn)行輸出。或者當(dāng)上述目標(biāo)數(shù)據(jù)包括的多個(gè)數(shù)據(jù)的目標(biāo)端口不相同時(shí),重排器16就查看重排器16的存儲(chǔ)空間是否存在其余的目的端口與這多個(gè)數(shù)據(jù)中的數(shù)據(jù)的目的端口相同的數(shù)據(jù),若有,則分別對(duì)不同目的端口的數(shù)據(jù)進(jìn)行排序,再按照排序結(jié)果進(jìn)行輸出。
[0073]例如:上述輸入交換模塊11通過第一個(gè)輸入端1101接收數(shù)據(jù)處理裝置的第一個(gè)輸入端0001傳輸?shù)哪繕?biāo)數(shù)據(jù),寫仲裁器14再控制輸入交換模塊11將該目標(biāo)數(shù)據(jù)緩存至緩存模塊12的第二個(gè)緩存單元(例如:第二個(gè)緩存單元中存儲(chǔ)的數(shù)據(jù)最少),即輸入交換模塊11將第一個(gè)輸入端1101接收到目標(biāo)數(shù)據(jù)從第二輸出端1112輸出至第二個(gè)緩存單元;當(dāng)該目標(biāo)數(shù)據(jù)需要輸出時(shí),讀仲裁器15就可以控制輸出交換模塊13的第二個(gè)輸入端1302從第二個(gè)緩存單元中讀取出目標(biāo)數(shù)據(jù),另外,讀仲裁器15發(fā)現(xiàn)目標(biāo)數(shù)據(jù)的目的端口為數(shù)據(jù)處理裝置的第三個(gè)輸出端0013時(shí),讀仲裁器15就可以控制輸出交換模塊13將目標(biāo)數(shù)據(jù)從第三個(gè)輸出端1413輸出至重排器16的第三個(gè)輸入端1603,當(dāng)重排器16的存儲(chǔ)空間還包括另一個(gè)或者多個(gè)目的端口為數(shù)據(jù)處理裝置的第三個(gè)輸出端0013的數(shù)據(jù)時(shí),重振器16就對(duì)這目的端口為數(shù)據(jù)處理裝置的第三個(gè)輸出端0013的多個(gè)數(shù)據(jù)進(jìn)行排序,再按照排序結(jié)果將這些數(shù)據(jù)傳輸至數(shù)據(jù)處理裝置的第三個(gè)輸出端0013。
[0074]例如:上述輸入交換模塊11通過第一個(gè)輸入端1101和第二個(gè)輸入端1102分別接收數(shù)據(jù)處理裝置的第一個(gè)輸入端0001和第二輸入端0002傳輸?shù)牡谝粩?shù)據(jù)和第二數(shù)據(jù),寫仲裁器14再控制輸入交換模塊11將該第一數(shù)據(jù)和第二數(shù)據(jù)分別緩存至緩存模塊12的第三個(gè)緩存單元和第四個(gè)緩存單元(例如:第三個(gè)緩存單元和第四個(gè)緩存單元中存儲(chǔ)的數(shù)據(jù)最少),即輸入交換模塊11將第一數(shù)據(jù)和第二數(shù)據(jù)分別從第三輸出端1113和第四輸出端1114輸出至第三個(gè)緩存單元和第四緩存單元;當(dāng)該第一數(shù)據(jù)和第二數(shù)據(jù)需要輸出時(shí),讀仲裁器15就可以控制輸出交換模塊13的第三個(gè)輸入端1303從第三個(gè)緩存單元中讀取出第一數(shù)據(jù),以及輸出交換模塊13的第四個(gè)輸入端1304從第四個(gè)緩存單元中讀取出第二數(shù)據(jù),另外,讀仲裁器15發(fā)現(xiàn)第一數(shù)據(jù)的目的端口為數(shù)據(jù)處理裝置的第五個(gè)輸出端0015,第二數(shù)據(jù)的目的端口為第六個(gè)輸出端0016時(shí),讀仲裁器15就可以控制輸出交換模塊14將第一數(shù)據(jù)從第五個(gè)輸出端1415輸出至重排器16的第五個(gè)輸入端1605,將第二數(shù)據(jù)從第六個(gè)輸出端1416輸出至重排器16的第六個(gè)輸入端1606,當(dāng)重振器16第五個(gè)輸入端1605對(duì)應(yīng)的存儲(chǔ)空間包括多個(gè)數(shù)據(jù)時(shí),即重振器16的存儲(chǔ)空間包括多個(gè)目的端口為數(shù)據(jù)處理裝置的第五個(gè)輸出端0015的數(shù)據(jù)時(shí),重振器16就對(duì)這目的端口為數(shù)據(jù)處理裝置的第五個(gè)輸出端0015的多個(gè)數(shù)據(jù)進(jìn)行排序,再按照排序結(jié)果將這些數(shù)據(jù)傳輸至數(shù)據(jù)處理裝置的第五個(gè)輸出端0015。當(dāng)重振器16第六個(gè)輸入端1606對(duì)應(yīng)的存儲(chǔ)空間包括多個(gè)數(shù)據(jù)時(shí),即重振器16的存儲(chǔ)空間包括多個(gè)目的端口為數(shù)據(jù)處理裝置的第六個(gè)輸出端0016的數(shù)據(jù)時(shí),重振器16就對(duì)這目的端口為數(shù)據(jù)處理裝置的第六個(gè)輸出端0016的多個(gè)數(shù)據(jù)進(jìn)行排序,再按照排序結(jié)果將這些數(shù)據(jù)傳輸至數(shù)據(jù)處理裝置的第六個(gè)輸出端0015。
[0075]可見,本實(shí)施例中可以實(shí)現(xiàn)同時(shí)處理多個(gè)數(shù)據(jù),即同時(shí)對(duì)多個(gè)數(shù)據(jù)進(jìn)行緩存,以及同時(shí)對(duì)多個(gè)數(shù)據(jù)進(jìn)行交換輸出,以實(shí)現(xiàn)提高處理數(shù)據(jù)的效率。
[0076]可選的,如圖3所示,所述數(shù)據(jù)處理裝置還可以包括:緩存管理模塊17,其中:
[0077]緩存管理模塊17的第一端1701與所述讀仲裁器15的地址輸出端1502連接,緩存管理模塊17的第二端1702與所述寫仲裁器14的地址輸入端1402連接;
[0078]寫仲裁器14可以用于從緩存管理模塊17獲取所述目標(biāo)緩存單元的目標(biāo)地址,再將控制所述輸入交換模塊11將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至所述目標(biāo)緩存單元的所述目標(biāo)地址中;
[0079]讀仲裁器15可以用于控制所述輸出交換模塊13讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊17,控制所述輸出交換模塊13將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的所述目標(biāo)輸入端。
[0080]可選的,當(dāng)緩存管理模塊17接收到上述目標(biāo)地址時(shí),緩存管理模塊17就可以確定該目標(biāo)地址存儲(chǔ)的數(shù)據(jù)已經(jīng)被讀取,確定目標(biāo)地址的存儲(chǔ)空間為空閑狀態(tài)。
[0081]該實(shí)施方式,可以實(shí)現(xiàn)由緩存管理模塊17單獨(dú)管理緩存模塊12的各個(gè)緩存單元的地址,由于寫仲裁14控制輸入交換模塊11輸入的數(shù)據(jù)都是寫在從緩存管理模塊17獲取的地址的存儲(chǔ)空間中,而讀仲裁器15從緩存模塊12讀出數(shù)據(jù)后,會(huì)將讀取的數(shù)據(jù)的存儲(chǔ)地址發(fā)送給緩存管理模塊17,這樣緩存管理模塊17就可以知道緩存模塊12中每個(gè)緩存單元中哪些地址存儲(chǔ)了數(shù)據(jù),哪些地址沒有存儲(chǔ)數(shù)據(jù),從而實(shí)現(xiàn)對(duì)緩存模塊12的地址的管理。
[0082]可選的,寫仲裁器14可以用于統(tǒng)計(jì)緩存模塊12中每個(gè)緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài),并根據(jù)所述數(shù)據(jù)存儲(chǔ)狀態(tài)從所述N個(gè)緩存單元中選擇存在空閑存儲(chǔ)空間的一個(gè)或者多個(gè)緩存單元作為目標(biāo)緩存單元,并向所述緩存管理模塊17發(fā)送用于獲取所述目標(biāo)緩存單元的空閑存儲(chǔ)空間的地址的請(qǐng)求信息;
[0083]緩存管理模塊17可以用于根據(jù)所述請(qǐng)求信息向所述寫仲裁器14發(fā)送所述目標(biāo)緩存單元的目標(biāo)地址,所述目標(biāo)地址為空閑存儲(chǔ)空間的地址;
[0084]寫仲裁器14還可以用于獲取所述緩存管理模塊17傳輸?shù)乃瞿繕?biāo)地址,并將控制所述輸入交換模塊11將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至所述目標(biāo)地址中。
[0085]可選的,由于是寫仲裁器14從N個(gè)緩存單元中選擇存在空閑存儲(chǔ)空間的一個(gè)或者多個(gè)緩存單元作為目標(biāo)緩存單元,再將目標(biāo)數(shù)據(jù)存儲(chǔ)至目標(biāo)緩存單元,這樣可以避免將目標(biāo)數(shù)據(jù)存儲(chǔ)至不存在空閑存儲(chǔ)空間的緩存單元。另外,寫仲裁器14還可以通過負(fù)載均衡算法或者最小負(fù)載優(yōu)先算法等算法從緩存模塊12的N個(gè)緩存單元中選擇一個(gè)或者多個(gè)緩存單元作為目標(biāo)緩存單元,例如:寫仲裁器14可以用于統(tǒng)計(jì)所述緩存模塊中每個(gè)緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài),并根據(jù)所述目標(biāo)數(shù)據(jù)存儲(chǔ)狀態(tài)采用負(fù)載均衡算法或者最小負(fù)載優(yōu)先算法,從所述N個(gè)緩存單元中選擇存在空閑存儲(chǔ)空間的一個(gè)或者多個(gè)緩存單元作為目標(biāo)緩存單元,并向所述緩存管理模塊發(fā)送用于獲取所述目標(biāo)緩存單元的空閑存儲(chǔ)空間的地址的請(qǐng)求信息。其中,上述采用負(fù)載均衡算法或者最小負(fù)載優(yōu)先算法可以是從上述N個(gè)緩存單元中選擇存儲(chǔ)數(shù)據(jù)量最少的一個(gè)作為上述目標(biāo)緩存單元,或者從N個(gè)緩存單元中選擇按照存儲(chǔ)數(shù)據(jù)量從多到少排名中倒數(shù)一個(gè)或者多個(gè)緩存單元作為上述目標(biāo)緩存單元。
[0086]可選的,寫仲裁器14采用負(fù)載均衡算法可以包括:輪叫調(diào)度(round robin,RR)算法,其中,采用RR算法的過程如下:
[0087]當(dāng)輸入交換模塊11接收到目標(biāo)數(shù)據(jù)時(shí),設(shè)置一個(gè)指針指示當(dāng)前寫入的第一個(gè)緩存單元。比如,當(dāng)前指針指向3,而上述目標(biāo)數(shù)據(jù)包括數(shù)據(jù)處理裝置的5個(gè)輸入端同時(shí)輸入的數(shù)據(jù),則實(shí)際的寫入行為:第I個(gè)輸入端0001的數(shù)據(jù)寫入第3個(gè)緩存單元,第2個(gè)輸入端0002寫入第4緩存單元,依次類推。
[0088]可選的,寫仲裁器14采用采用的最小負(fù)載優(yōu)先方法的過程如下:對(duì)每個(gè)緩存單元中存儲(chǔ)的數(shù)據(jù)進(jìn)行計(jì)數(shù),然后對(duì)計(jì)數(shù)進(jìn)行排序,計(jì)數(shù)值最小(即存儲(chǔ)的數(shù)據(jù)最少)的優(yōu)先級(jí)最高。例如,現(xiàn)在有4個(gè)緩存單元,計(jì)數(shù)器值依次分別為10、20、15和18,則緩存單元分配優(yōu)先級(jí)從高到低為:第一緩存單元、第三個(gè)緩存單元、第四個(gè)緩存單元、第二個(gè)緩存單元。此時(shí)如果數(shù)據(jù)處理裝置有2個(gè)輸入端有數(shù)據(jù)輸入時(shí),則前面第一個(gè)輸入端的數(shù)據(jù)寫入第一緩存單元,第二個(gè)輸入端的數(shù)據(jù)寫入第三個(gè)緩存單元。
[0089]當(dāng)然,寫仲裁器14在選擇目標(biāo)緩存單元時(shí),包括但不需要上述列出的兩種自滿,寫仲裁器14還可以采用其他的負(fù)載分擔(dān)算法,在此不一一列出。
[0090]可選的,寫仲裁器14的反饋接收端1403與讀仲裁器15的反饋端1503連接;
[0091]讀仲裁器15可以用于控制所述輸出交換模塊13讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊17,控制輸出交換模塊13將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器16的所述目標(biāo)輸入端,以及向?qū)懼俨闷?4反饋所述目標(biāo)地址的存儲(chǔ)的所述目標(biāo)數(shù)據(jù)已經(jīng)被讀取的反饋信息;
[0092]寫仲裁器14還可以用于根據(jù)所述反饋信息更新所述目標(biāo)緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài)。
[0093]該實(shí)施方式,可以實(shí)現(xiàn)讀仲裁器15控制輸出交換模塊13從緩存模塊12中每讀取出一個(gè)數(shù)據(jù),就向?qū)懼俨闷?4反饋該數(shù)據(jù)讀出,這樣寫仲裁器14就可以及時(shí)更新緩存模塊12中每個(gè)緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài)。
[0094]可選的,如圖4所示,裝置還包括:隊(duì)列管理模塊18,其中:
[0095]隊(duì)列管理模塊18的輸入端1801與所述寫仲裁器14的輸出端1404連接,隊(duì)列管理模塊18的輸出端1802與讀仲裁器15的第一輸入端1504連接;
[0096]隊(duì)列管理模塊18用于獲取所述寫仲裁器14傳輸?shù)臄?shù)據(jù)信息,所述數(shù)據(jù)信息包括所述目標(biāo)數(shù)據(jù)的源端口、目的端口和所述目標(biāo)地址,以及基于所述數(shù)據(jù)信息生成包括所述目標(biāo)數(shù)據(jù)的源端口、目的端口和所述目標(biāo)地址的信源描述符CD,并將所述CD加入目標(biāo)輸出隊(duì)列,以及在所述輸出隊(duì)列輸出所述CD給所述讀仲裁器15,所述目標(biāo)輸出隊(duì)列的源端口為所述目標(biāo)數(shù)據(jù)的源端口,所述目標(biāo)輸出隊(duì)列的目的端口為所述目標(biāo)數(shù)據(jù)的目的端口 ;
[0097]讀仲裁器15可以用于獲取隊(duì)列管理模塊18傳輸?shù)乃鯟D,并根據(jù)所述⑶控制所述輸出交換模塊13讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊17,控制所述輸出交換模塊14將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器16的所述目標(biāo)輸入端。
[0098]可選的,當(dāng)上述目標(biāo)數(shù)據(jù)包括多個(gè)數(shù)據(jù)時(shí),寫仲裁器14可以為每個(gè)數(shù)據(jù)發(fā)送上述數(shù)據(jù)信息,這樣隊(duì)列管理模塊18就可以為每個(gè)數(shù)據(jù)生成CD。例如:上述目標(biāo)數(shù)據(jù)包括數(shù)據(jù)處理裝置的第一個(gè)輸入端0001的第一數(shù)據(jù)和第二個(gè)輸入端0002輸入的第二數(shù)據(jù),其中,第一數(shù)據(jù)的目的端口為數(shù)據(jù)處理裝置的第三個(gè)輸出端0013,第二數(shù)據(jù)的目的端口為數(shù)據(jù)處理裝置的第四個(gè)輸出端0014時(shí),隊(duì)列管理模塊18可以將第一數(shù)據(jù)的⑶加入第三輸出隊(duì)列,其中,第三隊(duì)列的輸入端為數(shù)據(jù)處理裝置的第一個(gè)輸入端0001,目的輸出端為數(shù)據(jù)處理裝置的第三個(gè)輸出端0013 ;隊(duì)列管理模塊18可以將第二數(shù)據(jù)的⑶加入第四輸出隊(duì)列,其中,第三隊(duì)列的輸入端為數(shù)據(jù)處理裝置的第二個(gè)輸入端0002,目的輸出端為數(shù)據(jù)處理裝置的第四個(gè)輸出端0014。
[0099]可選的,隊(duì)列管理模塊18管理的輸出隊(duì)列可以是按照先入先輸?shù)脑瓌t進(jìn)行管理。另外,隊(duì)列管理模塊18可以包括N乘以N個(gè)輸出隊(duì)列,例如:包括源端口為數(shù)據(jù)處理裝置的第一個(gè)輸入端0001,目的端口為數(shù)據(jù)處理裝置的第一個(gè)輸出端0011的輸出隊(duì)列,以及包括源端口為數(shù)據(jù)處理裝置的第一個(gè)輸入端0001,目的端口為數(shù)據(jù)處理裝置的第N個(gè)輸出端OOlN的輸出隊(duì)列,以及包括源端口為數(shù)據(jù)處理裝置的第N個(gè)輸入端000N,目的端口為數(shù)據(jù)處理裝置的第一個(gè)輸出端0011的輸出隊(duì)列。即隊(duì)列管理模塊18可以包括數(shù)據(jù)處理裝置的任意輸入端與任意輸出端構(gòu)成的輸出隊(duì)列,此處不一一列出。當(dāng)然,這些隊(duì)列可以是預(yù)先設(shè)置的,也可以是當(dāng)任何一個(gè)輸出隊(duì)列對(duì)應(yīng)的第一個(gè)數(shù)據(jù)到來時(shí),設(shè)置的輸出隊(duì)列。
[0100]可選的,重排器16的反饋端1620與讀仲裁器15的反饋接收端1505連接;當(dāng)重排器16的存儲(chǔ)空間所存儲(chǔ)的目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的緩存數(shù)據(jù),且所述緩存數(shù)據(jù)不包括輸入時(shí)間在所述緩存數(shù)據(jù)的輸入時(shí)間之前的所述目標(biāo)數(shù)據(jù)時(shí),重排器16可以向所述讀仲裁器15輸出用于獲取所述目標(biāo)數(shù)據(jù)的請(qǐng)求消息;
[0101]讀仲裁器15可以用于獲取所述隊(duì)列管理模塊傳輸?shù)乃鯟D,以及獲取所述重排器16輸出的所述請(qǐng)求消息,并根據(jù)所述請(qǐng)求消息以及所述CD控制所述輸出交換模塊讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊17,控制所述輸出交換模塊14將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器16的所述目標(biāo)輸入端。
[0102]重排器16還可以用于對(duì)所述緩存數(shù)據(jù)和所述目標(biāo)數(shù)據(jù)進(jìn)行排序,再按照所述排序結(jié)果將所述目的端口相同的數(shù)據(jù)輸出至所述目的端口。
[0103]可選的,上述存儲(chǔ)空間所存儲(chǔ)的目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的緩存數(shù)據(jù),可以是重排器16中目標(biāo)輸出端的緩存空間所存儲(chǔ)的目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的緩存數(shù)據(jù)。
[0104]該實(shí)施方式,可以實(shí)現(xiàn)當(dāng)重排器16的目標(biāo)輸出端的亂序深度達(dá)到上述預(yù)設(shè)門限時(shí),優(yōu)先讀取輸入時(shí)間在目標(biāo)輸出端當(dāng)前緩存的數(shù)據(jù)的輸入時(shí)間之前的目標(biāo)數(shù)據(jù),從而保證重排器16的目標(biāo)輸出端不被阻塞。另外,當(dāng)上述亂充深度比較低時(shí),可以輸出交換模塊13可以讀取多個(gè)數(shù)據(jù)至重排器16的輸出端的緩存,以保證提高讀取帶寬。其中,上述亂序可以理解為重排器16的輸出端的緩存所存儲(chǔ)的數(shù)據(jù)并不是該輸出端當(dāng)前需要輸出的數(shù)據(jù),即重排器16的輸出端當(dāng)前需要輸出的數(shù)據(jù),未存儲(chǔ)在該輸出端的緩存。下面以一個(gè)實(shí)例進(jìn)行介紹:
[0105]隊(duì)列管理模塊17可以向讀仲裁器15同時(shí)輸出多個(gè)CD,或者在不同的時(shí)候輸出多個(gè)⑶。例如:當(dāng)這多個(gè)⑶包括⑶1、⑶2、⑶3和⑶4時(shí),其中,⑶I對(duì)應(yīng)的第一數(shù)據(jù)存儲(chǔ)在目標(biāo)緩存單元,CD2對(duì)應(yīng)的目標(biāo)數(shù)據(jù)也存儲(chǔ)在目標(biāo)緩存單元,CD3對(duì)應(yīng)的第三數(shù)據(jù)存儲(chǔ)在第一個(gè)數(shù)據(jù)單元,CD4對(duì)應(yīng)的第四數(shù)據(jù)存儲(chǔ)在第二個(gè)緩存單元;另外,目標(biāo)數(shù)據(jù)、第三數(shù)據(jù)和第四數(shù)據(jù)的CD屬于同一輸出隊(duì)列,即目標(biāo)數(shù)據(jù)、第三數(shù)據(jù)和第四數(shù)據(jù)的源端口和目的端口相同,且CD2在該輸出隊(duì)列中位于CD3和CD4之前,即目標(biāo)數(shù)據(jù)輸入時(shí)間在第三數(shù)據(jù)和第四數(shù)據(jù)之前。這樣當(dāng)讀仲裁器15同時(shí)接收到⑶1、⑶2、⑶3和⑶4時(shí),讀仲裁器15可能是先就控制輸出交換模塊13將第一數(shù)據(jù)讀取至重排器16,由于讀仲裁器15不能控制輸出交換模塊13同時(shí)讀取同一個(gè)緩存單元中的兩個(gè)數(shù)據(jù),即在讀仲裁器15控制輸出交換模塊13讀取第一數(shù)據(jù)時(shí),讀仲裁器16不能控制輸出交換模塊13讀取目標(biāo)數(shù)據(jù),這時(shí)讀仲裁器15就會(huì)控制輸出交換模塊13讀取第三數(shù)據(jù)和第四數(shù)據(jù),這樣第三數(shù)據(jù)和第四位置就會(huì)優(yōu)先緩存至重排器16的目標(biāo)輸出端的緩存,但重排器16必須是按照先入先出的順序進(jìn)行輸出,重排器16在未接收到目標(biāo)數(shù)據(jù)之前不能輸出第三數(shù)據(jù)和第四數(shù)據(jù),此時(shí)可以稱為亂序。當(dāng)上述預(yù)設(shè)門限設(shè)置為2個(gè)數(shù)據(jù)時(shí),這樣重排器16就可以向讀仲裁器15發(fā)送獲取所述目標(biāo)數(shù)據(jù)的請(qǐng)求消息,讀仲裁器15就可以控制輸出交換模塊13優(yōu)先讀取目標(biāo)數(shù)據(jù)。
[0106]可選的,當(dāng)重排器16的所述目標(biāo)輸出端的緩存所存儲(chǔ)的緩存數(shù)據(jù)量超過預(yù)設(shè)門限,且所述緩存數(shù)據(jù)不包括緩存模塊12存儲(chǔ)的且目的端口為所述目標(biāo)輸出端的輸入時(shí)間最早的所述目標(biāo)數(shù)據(jù)時(shí),重排器16可以向所述讀仲裁器15輸出用于獲取所述目標(biāo)數(shù)據(jù)的請(qǐng)求消息。該實(shí)施方式中,可以實(shí)現(xiàn)當(dāng)重排器16的目標(biāo)輸出端亂序深度達(dá)到上述預(yù)設(shè)門限時(shí),優(yōu)先讀取輸入時(shí)間最早的數(shù)據(jù),從而保證重排器16的目標(biāo)輸出端不被阻塞。[0107]可選的,上述數(shù)據(jù)的輸入時(shí)間可以是指輸入交換模塊11獲取數(shù)據(jù)的獲取時(shí)間,其中,表示數(shù)據(jù)的輸入時(shí)間可以通過數(shù)據(jù)序號(hào)表示,例如:輸入時(shí)間越早的數(shù)據(jù)的序號(hào)越小,如最早輸入的數(shù)據(jù)的序號(hào)為0,然而其次為I。另外,數(shù)據(jù)的序號(hào)可以是隊(duì)列管理模塊17生成的,因?yàn)檩斎虢粨Q模塊11每向存儲(chǔ)單元寫入一個(gè)數(shù)據(jù)時(shí),都可以向隊(duì)列管理模塊17發(fā)送該數(shù)據(jù)的數(shù)據(jù)信息,這樣隊(duì)列管理模塊17就可以根據(jù)該數(shù)據(jù)的輸入時(shí)間以及目的端口為該數(shù)據(jù)生成一個(gè)序號(hào)。另外,隊(duì)列管理模塊17在為數(shù)據(jù)生成序號(hào)時(shí),可以是以目的端口進(jìn)行隊(duì)列區(qū)分,即目的端口相同的數(shù)據(jù)為一個(gè)隊(duì)列,再為每個(gè)隊(duì)列中數(shù)據(jù)按照輸入時(shí)間的先后生成序號(hào)。從而實(shí)現(xiàn)每個(gè)數(shù)據(jù)的序號(hào)用于表示該數(shù)據(jù)在相應(yīng)隊(duì)列中的輸出順序,以保證先入先出。例如:隊(duì)列管理模塊17還可以用于為目的端口相同的數(shù)據(jù)分配序號(hào),以及將所述目標(biāo)數(shù)據(jù)的序號(hào)輸出至所述讀仲裁器15。
[0108]讀仲裁器15還可以用于將所述目標(biāo)數(shù)據(jù)的序號(hào)發(fā)送至重排器16 ;具體可以是通過輸出交換模塊13將所述目標(biāo)數(shù)據(jù)的序號(hào)發(fā)送至所述重排器16,例如,向重排器16發(fā)送目標(biāo)數(shù)據(jù)時(shí),該目標(biāo)數(shù)據(jù)攜帶有序號(hào)。
[0109]重排器16還可以用于當(dāng)重排器16的存儲(chǔ)空間中存在目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的數(shù)據(jù)為多個(gè)時(shí),根據(jù)目的端口相同數(shù)據(jù)的序號(hào)對(duì)目的端口相同的數(shù)據(jù)進(jìn)行排序,再按照所述排序結(jié)果將所述目的端口相同的數(shù)據(jù)輸出至該目的端口。
[0110]該實(shí)施方式,可以保證輸出數(shù)據(jù)時(shí),采用先入先出的原則進(jìn)行輸出。
[0111]可選的,所述數(shù)據(jù)處理裝置的第一個(gè)輸入端0001至第N個(gè)輸入端000N還分別與所述寫仲裁器13的第一個(gè)輸入端1351至第N個(gè)輸入端135N連接;
[0112]寫仲裁器13可以用于獲取所述數(shù)據(jù)處理裝置的目標(biāo)輸入端輸出的用于請(qǐng)求將所述目標(biāo)數(shù)據(jù)寫入所述緩存模塊12的寫入請(qǐng)求,數(shù)據(jù)處理裝置的目標(biāo)輸入端為所述數(shù)據(jù)處理裝置包括N個(gè)輸入端中的一個(gè)或者多個(gè)輸入端;
[0113]寫仲裁器13還可以用于從緩存管理模塊17獲取目標(biāo)緩存單元的目標(biāo)地址,以及將控制所述輸入交換模塊11從所述數(shù)據(jù)處理裝置的目標(biāo)輸入端中獲取所述目標(biāo)數(shù)據(jù),再控制所述輸入交換模塊11將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至所述目標(biāo)緩存單元的所述目標(biāo)地址中。
[0114]該實(shí)施方式中,可以實(shí)現(xiàn)每輸入一個(gè)數(shù)據(jù),都寫仲裁器13控制,這樣可以保證數(shù)據(jù)輸入不會(huì)錯(cuò)亂。
[0115]可選的,本實(shí)施例還提供一種終端,該終端可以包括本發(fā)明實(shí)施例中提供的任一實(shí)施方式的數(shù)據(jù)處理裝置。
[0116]請(qǐng)參閱圖5,圖5是本發(fā)明實(shí)施例提供的一種數(shù)據(jù)處理方法的流程示意圖,如圖5,所示,包括:
[0117]501、接收目標(biāo)數(shù)據(jù);
[0118]502、向?qū)懼俨锰岢瞿繕?biāo)數(shù)據(jù)寫入請(qǐng)求;
[0119]503、寫仲裁器根據(jù)各緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài),選擇至少一個(gè)緩存單元作為目標(biāo)緩存單元,并向緩存管理模塊獲取目標(biāo)緩存單元的地址信息;
[0120]504、寫仲裁器控制輸入交換模塊將目標(biāo)數(shù)據(jù)寫入目標(biāo)緩存單元;
[0121]505、寫仲裁器將目標(biāo)數(shù)據(jù)的源端口、目的端口和上述地址信息發(fā)送給隊(duì)列管理模塊;
[0122]506、隊(duì)列管理模塊生成包括目標(biāo)數(shù)據(jù)的源端口、目的端口和上述地址信息的⑶,并將該CD寫對(duì)應(yīng)的輸出隊(duì)列;
[0123]507、隊(duì)列管理模塊向讀仲裁器輸出上述⑶;
[0124]508、讀仲裁器向輸出交換模塊輸出讀取目標(biāo)數(shù)據(jù)的請(qǐng)求;
[0125]509、輸出交換模塊從目標(biāo)緩存單元中讀取目標(biāo)數(shù)據(jù)傳輸?shù)街嘏牌鬟M(jìn)行排序;
[0126]510、讀仲裁器將上述地址信息發(fā)送給緩存管理模塊進(jìn)行回收;
[0127]511、重排器排序完后,將目標(biāo)數(shù)據(jù)從對(duì)應(yīng)的目的端口輸出。
[0128]以上所揭露的僅為本發(fā)明較佳實(shí)施例而已,當(dāng)然不能以此來限定本發(fā)明之權(quán)利范圍,因此依本發(fā)明權(quán)利要求所作的等同變化,仍屬本發(fā)明所涵蓋的范圍。
【權(quán)利要求】
1.一種數(shù)據(jù)處理裝置,其特征在于,包括:輸入交換模塊、緩存模塊、輸出交換模塊,所述緩存模塊包括N個(gè)緩存單元,所述N為大于I的正整數(shù),其中: 所述輸入交換模塊的第一個(gè)輸入端至第N個(gè)輸入端分別與所述數(shù)據(jù)處理裝置的第一個(gè)輸入端至第N個(gè)輸入端連接,所述輸入交換模塊的第一個(gè)輸出端至第N個(gè)輸出端分別與所述緩存模塊包括的第一個(gè)緩存單元至第N個(gè)緩存單元對(duì)應(yīng); 所述輸出交換模塊的第一個(gè)輸入端至第N個(gè)輸入端分別與所述第一個(gè)緩存單元至第N個(gè)緩存單元對(duì)應(yīng),所述輸出交換裝置的第一個(gè)輸出端至第N個(gè)輸出端分別與所述數(shù)據(jù)處理裝置的第一個(gè)輸出端至第N個(gè)輸出端連接。
2.如權(quán)利要求1所述的裝置,其特征在于, 所述輸入交換模塊用于獲取所述數(shù)據(jù)處理裝置的目標(biāo)輸入端傳輸?shù)哪繕?biāo)數(shù)據(jù),所述目標(biāo)輸入端為所述數(shù)據(jù)處理裝置中的一個(gè)或者多個(gè)輸入端; 所述裝置還包括:寫仲裁器、讀仲裁器和重排器,其中: 所述寫仲裁器的控制端與所述輸入交換模塊的控制端連接,所述寫仲裁器用于控制所述輸入交換模塊將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至目標(biāo)緩存單元中,所述目標(biāo)緩存單元為所述N所述緩存單元中的任意一個(gè)或者多個(gè)緩存單元; 所述讀仲裁器的控制端與所述輸出交換模塊的控制端連接,所述讀仲裁器用于控制所述輸出交換模塊讀取所述目標(biāo)緩存單元中的所述目標(biāo)數(shù)據(jù); 所述輸出交換裝置的第一個(gè)輸出端至第N個(gè)輸出端分別與所述重排器的第一個(gè)輸入端至第N個(gè)輸入端連接; 所述重排器的第一個(gè)輸出端至第N個(gè)輸出端分別與所述數(shù)據(jù)處理裝置的第一個(gè)輸出端至第N個(gè)輸出端連接; 所述讀仲裁器還用于控制所述輸出交換模塊將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的目標(biāo)輸入端,所述目標(biāo)輸入端為所述重排器中用于將數(shù)據(jù)傳輸至所述重排器的目標(biāo)輸出端的輸入端,所述目標(biāo)輸出端為所述重排器中與所述目標(biāo)數(shù)據(jù)的目的端口連接的輸出端,所述目標(biāo)數(shù)據(jù)的目的端為所述目標(biāo)數(shù)據(jù)處理裝置中的一個(gè)或者多個(gè)的輸出端; 所述重排器,用于當(dāng)所述重排器的存儲(chǔ)空間中存在目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的數(shù)據(jù)為多個(gè)時(shí),對(duì)目的端口相同的數(shù)據(jù)進(jìn)行排序,再按照所述排序結(jié)果將所述目的端口相同的數(shù)據(jù)輸出至該目的端口。
3.如權(quán)利要求2所述的裝置,其特征在于,所述裝置還包括:緩存管理模塊,其中: 所述緩存管理模塊的第一端與所述讀仲裁器的地址輸出端連接,所述緩存管理模塊的第二端與所述寫仲裁器的地址輸入端連接; 所述寫仲裁器用于從所述緩存管理模塊獲取所述目標(biāo)緩存單元的目標(biāo)地址,再將控制所述輸入交換模塊將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至所述目標(biāo)緩存單元的所述目標(biāo)地址中; 所述讀仲裁器用于控制所述輸出交換模塊讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊,控制所述輸出交換模塊將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的所述目標(biāo)輸入端。
4.如權(quán)利要求3所述的裝置,其特征在于,所述寫仲裁器用于統(tǒng)計(jì)所述緩存模塊中每個(gè)緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài),并根據(jù)所述數(shù)據(jù)存儲(chǔ)狀態(tài)從所述N個(gè)緩存單元中選擇存在空閑存儲(chǔ)空間的一個(gè)或者多個(gè)緩存單元作為目標(biāo)緩存單元,并向所述緩存管理模塊發(fā)送用于獲取所述目標(biāo)緩存單元的空閑存儲(chǔ)空間的地址的請(qǐng)求信息; 所述緩存管理模塊用于根據(jù)所述請(qǐng)求信息向所述寫仲裁器發(fā)送所述目標(biāo)緩存單元的目標(biāo)地址,所述目標(biāo)地址為空閑存儲(chǔ)空間的地址; 所述寫仲裁器還用于獲取所述緩存管理模塊傳輸?shù)乃瞿繕?biāo)地址,并將控制所述輸入交換模塊將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至所述目標(biāo)地址中。
5.如權(quán)利要求4所述的裝置,其特征在于,所述寫仲裁器的反饋接收端與所述讀仲裁器的反饋端連接; 所述讀仲裁器用于控制所述輸出交換模塊讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址 發(fā)送給所述緩存管理模塊,控制所述輸出交換模塊將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的所述目標(biāo)輸入端,以及向所述寫仲裁器反饋所述目標(biāo)地址的存儲(chǔ)的所述目標(biāo)數(shù)據(jù)已經(jīng)被讀取的反饋信息; 所述寫仲裁器還用于根據(jù)所述反饋信息更新所述目標(biāo)緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài)。
6.如權(quán)利要求4所述的裝置,其特征在于,所述寫仲裁器用于統(tǒng)計(jì)所述緩存模塊中每個(gè)緩存單元的數(shù)據(jù)存儲(chǔ)狀態(tài),并根據(jù)所述目標(biāo)數(shù)據(jù)存儲(chǔ)狀態(tài)采用負(fù)載均衡算法或者最小負(fù)載優(yōu)先算法,從所述N個(gè)緩存單元中選擇存在空閑存儲(chǔ)空間的一個(gè)或者多個(gè)緩存單元作為目標(biāo)緩存單元,并向所述緩存管理模塊發(fā)送用于獲取所述目標(biāo)緩存單元的空閑存儲(chǔ)空間的地址的請(qǐng)求信息。
7.如權(quán)利要求3所述的裝置,其特征在于,所述裝置還包括:隊(duì)列管理模塊,其中: 所述隊(duì)列管理模塊的輸入端與所述寫仲裁器的輸出端連接,所述隊(duì)列管理模塊的輸出端與所述讀仲裁器的第一輸入端連接; 所述隊(duì)列管理模塊用于獲取所述寫仲裁器傳輸?shù)臄?shù)據(jù)信息,所述數(shù)據(jù)信息包括所述目標(biāo)數(shù)據(jù)的源端口、目的端口和所述目標(biāo)地址,以及基于所述數(shù)據(jù)信息生成包括所述目標(biāo)數(shù)據(jù)的源端口、目的端口和所述目標(biāo)地址的信源描述符CD,并將所述CD加入目標(biāo)輸出隊(duì)列,以及在所述輸出隊(duì)列輸出所述CD給所述讀仲裁器,所述目標(biāo)輸出隊(duì)列的源端口為所述目標(biāo)數(shù)據(jù)的源端口,所述目標(biāo)輸出隊(duì)列的目的端口為所述目標(biāo)數(shù)據(jù)的目的端口 ; 所述讀仲裁器用于獲取所述隊(duì)列管理模塊傳輸?shù)乃鯟D,并根據(jù)所述CD控制所述輸出交換模塊讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊,控制所述輸出交換模塊將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的所述目標(biāo)輸入端。
8.如權(quán)利要求7所述的裝置,其特征在于,所述重排器的反饋端與所述讀仲裁器的反饋接收端連接; 當(dāng)所述重排器的存儲(chǔ)空間所存儲(chǔ)的目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的緩存數(shù)據(jù)的數(shù)據(jù)量超過預(yù)設(shè)門限,且所述緩存數(shù)據(jù)不包括輸入時(shí)間在所述緩存數(shù)據(jù)的輸入時(shí)間之前的所述目標(biāo)數(shù)據(jù)時(shí),所述重排器向所述讀仲裁器輸出用于獲取所述目標(biāo)數(shù)據(jù)的請(qǐng)求消息; 所述讀仲裁器用于獲取所述隊(duì)列管理模塊傳輸?shù)乃鯟D,以及獲取所述重排器輸出的所述請(qǐng)求消息,并根據(jù)所述請(qǐng)求消息以及所述CD控制所述輸出交換模塊讀取所述目標(biāo)緩存單元的所述目標(biāo)地址中的所述目標(biāo)數(shù)據(jù),并將所述目標(biāo)地址發(fā)送給所述緩存管理模塊,控制所述輸出交換模塊將所述目標(biāo)數(shù)據(jù)傳輸至所述重排器的所述目標(biāo)輸入端;所述重排器還用于對(duì)所述緩存數(shù)據(jù)和所述目標(biāo)數(shù)據(jù)進(jìn)行排序,再按照所述排序結(jié)果將所述目的端口相同的數(shù)據(jù)輸出至所述目的端口。
9.如權(quán)利要求7所述的裝置,其特征在于,所述隊(duì)列管理模塊還用于為目的端口相同的數(shù)據(jù)分配序號(hào),以及將所述目標(biāo)數(shù)據(jù)的序號(hào)輸出至所述讀仲裁器; 所述讀仲裁器還用于將所述目標(biāo)數(shù)據(jù)的序號(hào)發(fā)送至所述重排器; 所述重排器還用于當(dāng)所述重排器的存儲(chǔ)空間中存在目的端口與所述目標(biāo)數(shù)據(jù)的目的端口相同的數(shù)據(jù)為多個(gè)時(shí),根據(jù)目的端口相同數(shù)據(jù)的序號(hào)對(duì)目的端口相同的數(shù)據(jù)進(jìn)行排序,再按照所述排序結(jié)果將所述目的端口相同的數(shù)據(jù)輸出至該目的端口。
10.如權(quán)利要求3所述的裝置,其特征在于,所述數(shù)據(jù)處理裝置的第一個(gè)輸入端至第N個(gè)輸入端還分別與所述寫仲裁器的第一個(gè)輸入端至第N個(gè)輸入端連接; 所述寫仲裁器用于獲取所述數(shù)據(jù)處理裝置的目標(biāo)輸入端輸出的用于請(qǐng)求將所述目標(biāo)數(shù)據(jù)寫入所述緩存模塊的寫入請(qǐng)求,所述數(shù)據(jù)處理裝置的目標(biāo)輸入端為所述數(shù)據(jù)處理裝置包括N個(gè)輸入端中的一個(gè)或者多個(gè)輸入端; 所述寫仲裁器還用于從所述緩存管理模塊獲取所述目標(biāo)緩存單元的目標(biāo)地址,以及將控制所述輸入交換模塊從所述數(shù)據(jù)處理裝置的目標(biāo)輸入端中獲取所述目標(biāo)數(shù)據(jù),再控制所述輸入交換模塊將所述目標(biāo)數(shù)據(jù)存儲(chǔ)至所述目標(biāo)緩存單元的所述目標(biāo)地址中。
11.一種終端,其特征在于,包括:如權(quán)利要求1-10中任一項(xiàng)所述的數(shù)據(jù)處理裝置。
【文檔編號(hào)】G06F12/08GK103955436SQ201410181402
【公開日】2014年7月30日 申請(qǐng)日期:2014年4月30日 優(yōu)先權(quán)日:2014年4月30日
【發(fā)明者】韓新偉, 李賢
申請(qǐng)人:華為技術(shù)有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1