大規(guī)模集成電路和信息處理系統(tǒng)的制作方法
【專利摘要】本公開涉及LSI和信息處理系統(tǒng)?？刂破鱈SI連接到具有深度斷電模式DPM的SPI閃存并使SPI閃存進入DPM，然后使其本身進入使RAM中的數(shù)據(jù)丟失的低功耗模式LPM。本發(fā)明解決了由于數(shù)據(jù)丟失而在從LPM返回時控制器LSI不能從DPM釋放外圍設備的問題。控制器LSI包括CPU、RAM以及將SPI命令發(fā)送到閃存的SPI控制單元。SPI命令包括使閃存進入DPM的斷電命令和使其從DPM釋放的釋放命令。在從LPM返回時，控制器LSI使控制單元將釋放命令發(fā)送到閃存，不管它是處于DPM還是正常模式。
【專利說明】大規(guī)模集成電路和信息處理系統(tǒng)
[0001]相關申請的交叉引用
[0002]2013年2月25日提交的日本專利申請N0.2013-34362的公開，包括說明書、附圖和摘要，通過引用整體合并于此。
【技術領域】
[0003]本發(fā)明涉及控制具有斷電模式的外圍設備的控制器LSI (大規(guī)模集成電路)和配備有控制器LSI的信息處理系統(tǒng)，更特別地，涉及能將自己置于低功耗模式并且適用于信息處理系統(tǒng)的控制器LSI。
【背景技術】
[0004]近來，全社會致力于改善能源效率，確保半導體系統(tǒng)的低功耗幾乎是不可缺少的要求。配備有低功耗模式的產品的數(shù)量越來越大；產品不僅包括帶有CPU (中央處理單元)的微計算機，而且還包括諸如RAM (隨機訪問存儲器)和ROM (只讀存儲器)之類的外部外圍設備。關于外部R0M，正在進行從一般使用的可同時訪問的并行NOR閃存(注冊商標)(NOR-Flash)到具有較少針腳的可執(zhí)行與一般使用的NOR閃存的功能等效的功能的SPINOR閃存的遷移。為了利用更少針腳來執(zhí)行等效功能，SPI NOR閃存設計成通過SPI (串行外圍接口)通信(這是板載IC (集成電路)之間的通信模式之一)的通信信道基于命令獲得訪問。最近的設備具有低功耗模式功能，所謂的深度斷電(DPD)模式(DPM)，其也可基于命令來執(zhí)行。響應于深度斷電命令(DP命令)，設備進入深度斷電模式，而響應于RES (從深度斷電釋放)命令，從深度斷電模式返回到正常模式。越來越需要LSI作為控制器來實施操控低功耗模式功能的功能。
[0005]日本未審專利公開N0.2010-55419公開了降低NOR閃存的功耗的技術。NOR閃存具有DH)功能，該功能使NOR閃存進入深度斷電模式以降低功耗，并且響應于與其連接的存儲器控制單元提供的Dro信號進入Dro狀態(tài)和從Dro狀態(tài)返回。當存儲器控制單元在預定時間長度內沒有接收到訪問NOR閃存的請求時，存儲器控制單元使NOR閃存進入Dro狀態(tài)。

【發(fā)明內容】

[0006]本發(fā)明的發(fā)明人研究了日本未審專利公開N0.2010-55419并且發(fā)現(xiàn)其中的下列新問題。
[0007]不僅外圍設備(諸如前述NOR閃存之類的被控制設備)，而且各種類型的控制器LSI (諸如微計算機之類的對外圍設備進行控制的控制設備)需要具有相等級別的低功耗模式。有各種級別的低功耗模式。例如，某些低功耗模式通過降低電源電壓，通過降低操作時鐘頻率或停止操作時鐘，通過暫停向某些不需要的功能塊供電燈來實現(xiàn)。維持低功耗的特別有效的模式是深度斷電模式，其中暫停向盡可能多的組件供應電力。例如，某些控制器LSI是微計算機，其每個包括CPU和內建RAM，并且被設計為利用從外部ROM加載到RAM的程序來操作CPU，該控制器LSI進入深度斷電模式以暫停向CPU和RAM供應電力?？刂破鱈SI向低功耗模式(RAM的電力供應被關閉)的轉變使加載到RAM的程序和保持在RAM中的中間數(shù)據(jù)丟失。
[0008]在前述控制器LSI用于控制NOR閃存或具有深度斷電模式的其他類型外圍設備的情況下，尤其是在控制器LSI和外圍設備設計成僅基于命令被控制的情況下，可能會發(fā)生下列問題?？刂破鱈SI將斷電命令(DP命令)發(fā)送到具有深度斷電模式的外圍設備以使它進入深度斷電模式。為了從深度斷電模式釋放外圍設備，控制器LSI向外圍設備發(fā)出釋放命令(RES命令)?？刂破鱈SI將外圍設備已經(jīng)向深度斷電模式轉變的信息存儲為狀態(tài)或中間數(shù)據(jù)，并且在需要釋放外圍設備時向外圍設備發(fā)出釋放命令(RES命令)。由于這樣，在控制器LSI已經(jīng)使外圍設備進入深度斷電模式直到它從深度斷電模式釋放外圍設備的時間，控制器LSI不能向低功耗模式(例如，深度斷電模式)轉變，這會丟失儲存在內部易失性存儲器中的內容。假設在使外圍設備進入深度斷電模式之后控制器LSI進入低功耗模式，導致存儲在內部易失性存儲器中的內容丟失，那么關于外圍設備轉變到深度斷電模式的信息(狀態(tài)和中間數(shù)據(jù))也丟失，因此當外圍設備需要從深度斷電模式釋放時，控制器LSI不能發(fā)出釋放命令(RES命令)。
[0009]下面是用于解決前述問題的措施。其他問題和本發(fā)明的新穎特點將從本說明書中的下列描述以及附圖變得顯然。
[0010]下面將示出根據(jù)本發(fā)明的實施例。
[0011]實施例涉及可連接到外圍設備的控制器LSI，外圍設備響應于斷電命令進入斷電模式，并且響應于釋放命令從斷電模式返回到正常模式，控制器LSI配置為如下?？刂破鱈SI包括CPU、可從CPU訪問的易失性存儲器、以及向外圍設備發(fā)送命令(包括斷電命令和釋放命令)的控制單元?？刂破鱈SI具有多種操作模式，包括其中存儲在易失性存儲器中的數(shù)據(jù)被丟失的低功耗模式。在從低功耗模式返回時，控制器LSI使控制單元發(fā)送釋放命令，不管外圍設備是處于斷電模式還是處于正常模式。
[0012]下面將簡要描述實施例產生的效果。
[0013]實施例可解決由于在使外圍設備進入斷電模式之后控制器LSI轉變到低功耗模式導致的存儲在易失性存儲器中的數(shù)據(jù)的丟失，從低功耗模式返回的控制器LSI不能從斷電模式釋放外圍設備的問題。
【專利附圖】

【附圖說明】
[0014]圖1是示出根據(jù)第一實施例的LSI的配置的框圖；
[0015]圖2是示出根據(jù)第二實施例的控制器LSI的配置的框圖；
[0016]圖3是示出根據(jù)第三實施例的控制器LSI的配置的框圖；
[0017]圖4是示出根據(jù)第三實施例的控制器LSI的操作的流程圖；
[0018]圖5是示出根據(jù)第四實施例的控制器LSI的配置的框圖；
[0019]圖6是示出根據(jù)第五實施例的控制器LSI的配置的框圖；
[0020]圖7是示出根據(jù)第六實施例的控制器LSI的配置的框圖；以及
[0021]圖8是示出根據(jù)第六實施例的控制器LSI的操作的流程圖。
【具體實施方式】[0022]1.實施例概要
[0023]首先，概述此處公開的本發(fā)明的代表性實施例。在下面對代表性實施例的一般描述中，出于引用目的在括號中給出的附圖中的附圖標記(數(shù)字)僅是落在由附圖標記標識的組件的概念內的元件的示范。
[0024][I]〈在從低功耗模式返回時RES命令的發(fā)送>
[0025]根據(jù)代表性實施例的LSI (I)配置如下。
[0026]LSI可連接到外圍設備(10)。外圍設備響應于斷電命令(DP命令)進入斷電模式(DPM)，而響應于釋放命令(RES命令)從斷電模式返回到正常模式。當外圍設備處于斷電模式時，除釋放命令以外的任何命令都不能將外圍設備從斷電狀態(tài)釋放。
[0027]LSI包括CPU (7)、可從CPU訪問的易失性存儲器(RAM) (3)、以及向外圍設備發(fā)送命令(包括斷電命令和釋放命令)的控制單元(2)。另外，LSI具有多種操作模式，包括丟失存儲在易失性存儲器中的數(shù)據(jù)的低功耗模式。LSI配置為當LSI從低功耗模式返回時使控制單元發(fā)送釋放命令至外圍設備。
[0028]此配置可以防止如下問題:因為在將外圍設備移動到斷電模式之后LSI向低功耗模式的轉變使存儲在易失性存儲器中的數(shù)據(jù)丟失，所以即使在LSI從低功耗模式返回之后，外圍設備也不能從斷電模式釋放。
[0029][2]〈RES命令在引導序列頂部的發(fā)送>
[0030]在章節(jié)[I]中，LSI還包括可以執(zhí)彳丁引導序列的引導控制器(15)。隨著引導控制器執(zhí)行引導序列，可由CPU執(zhí)行的程序被從外圍設備加載到所示易失性存儲器。引導序列配置為在加載該程序之前使控制單元發(fā)送釋放命令至外圍設備(步驟35)。
[0031]此配置可防止如下問題:因為LSI向低功耗模式的轉變使存儲在易失性存儲器中的將要由LSI的CPU運行的程序丟失，所以即使在LSI從低功耗模式返回之后，外圍設備也不能從斷電模式釋放。因此，用于CPU的程序被再次適當?shù)丶虞d到易失性存儲器中。
[0032][3]<SPI NOR 閃存 ROM〉
[0033]在章節(jié)[2]中，外圍設備是具有深度斷電模式(DPM)的閃存(10_1)，LSI包括符合SPI通信標準并且用于將包括斷電命令和釋放命令的命令從控制單元發(fā)送到外圍設備的串行通信端子(24)。
[0034]即使外圍設備是可通過符合SPI通信標準的串行通信訪問的閃存(SPI NOR閃存ROM), LSI也可以適當?shù)貜纳疃葦嚯娔Ｊ?DPM)釋放外圍設備。
[0035][4] <選擇是否用發(fā)布RES命令來支持釋放>
[0036]在章節(jié)[2]中，LSI配置為能夠在引導序列中選擇是在加載程序前使控制單元發(fā)送釋放命令至外圍設備，還是加載程序而不發(fā)送釋放命令(步驟33 )。
[0037]當LSI不需要用發(fā)布釋放命令(RES命令)來支持釋放時，此配置可以縮短釋放外圍設備所需的時間。
[0038][5]〈在RES命令發(fā)送后的預定等待時間之后常規(guī)命令的發(fā)布>
[0039]在章節(jié)[I]到[4]中的任何一個中，在LSI從低功耗模式返回并且然后使控制單元將釋放命令發(fā)送到外圍設備之后，LSI在開始發(fā)布除釋放命令以外的常規(guī)命令之前等待預定的時間長度(步驟36)。
[0040]即使外圍設備需要花費一些時間以從斷電模式釋放，LSI也可以等待該時間長度以便允許外圍設備在從斷電模式釋放之后適當?shù)夭僮?。在章?jié)[2]或[3]描述的閃存的情況下，閃存可以適當?shù)貑右龑蛄小?br> [0041][6]〈在多個RES命令發(fā)送之后常規(guī)命令的發(fā)布>
[0042]在章節(jié)[I]到[4]中的任何一個中，在LSI從低功耗模式返回然后使控制單元將釋放命令發(fā)送到外圍設備多次之后，LSI開始發(fā)布除釋放命令以外的常規(guī)命令。
[0043]即使外圍設備需要花費一些時間從斷電模式釋放，LSI也可以等待該時間以便允許外圍設備在從斷電模式釋放之后適當?shù)夭僮?。在章?jié)[2]或[3]描述的閃存的情況下，LSI可以適當?shù)貑右龑蛄小?br> [0044][7]〈用于指定釋放時RES命令的發(fā)布數(shù)量的端子>
[0045]在章節(jié)[6]中，LSI包括端子(26)，端子(26)可以指定當LSI從低功耗模式返回時將從控制單元發(fā)送到外圍設備的釋放命令的發(fā)布次數(shù)。
[0046]即使外圍設備從斷電模式釋放所需的時間隨外圍設備的類型和規(guī)格而變化，LSI也可以適當?shù)卣{整時間以匹配釋放時間和等待時間，該設置可以通過固定該端子的電壓來實現(xiàn)。
[0047][8]〈在等待來自外部外圍設備的對RES命令發(fā)送的預定響應之后常規(guī)命令的發(fā)布>
[0048]在章節(jié)[I]到[4]中的任何一個中，LSI從低功耗模式返回并且然后使控制單元將釋放命令發(fā)送到外圍設備。隨后，LSI發(fā)布讀取命令(其是從外圍設備讀取預定數(shù)據(jù)的請求)并且一直等候，直到對讀取命令的響應匹配預定期望值，然后開始發(fā)布除釋放命令以外的常規(guī)命令。
[0049]即使外圍設備從斷電模式釋放所需的時間隨外圍設備的類型和規(guī)格而變化，用于釋放的等待時間也可自動地調節(jié)到合適的時間長度。
[0050][9]<SPI NOR閃存ROM中的預定測試樣式〉
[0051]在章節(jié)[8]中，外圍設備是具有深度斷電模式(DPM)的閃存(10_1)，閃存將預定測試樣式(pattern)數(shù)據(jù)存儲在預定地址。
[0052]讀取命令是讀取該地址的數(shù)據(jù)的命令，LSI—直等候，直到對讀取命令的響應匹配測試樣式，然后開始發(fā)布除釋放命令以外的常規(guī)命令。
[0053]即使外圍設備是具有深度斷電模式的閃存并且外圍設備從深度斷電模式釋放所需的時間隨外圍設備的類型和規(guī)格而變化，LSI也可以適當?shù)貜纳疃葦嚯娔Ｊ结尫磐鈬O備。尤其是，即使外圍設備從深度斷電模式釋放所需的時間不清楚或不穩(wěn)定，LSI也可以在驗證外圍設備明確地從深度斷電模式釋放之后恢復常規(guī)操作。
[0054][10]〈RES命令的可配置命令代碼>
[0055]在章節(jié)[I]到[4]中的任何一個中，LSI可以改變分配給釋放命令的命令代碼。
[0056]即使分配給用于外圍設備的釋放命令的命令代碼不是特定代碼，LSI也可以適當?shù)馗淖兠畲a以獲取適應性代碼。例如，在章節(jié)[2]或[3]描述的閃存的情況下，通常用于RES命令的命令代碼在十六進制表示法中是AB。即使十六進制的數(shù)字被改變，LSI也可以通過適當?shù)馗淖償?shù)字而獲取適應性代碼。
[0057][11]〈配置RES命令的命令代碼的寄存器>
[0058]在章節(jié)[10]中，LSI包括能夠保持命令代碼的可從外部重寫的寄存器(18)。[0059]即使分配給用于外圍設備的釋放命令的命令代碼不是特定代碼，LSI也可以自由地改變命令代碼以獲取適應性代碼。例如，在章節(jié)[2]或[3]描述的閃存的情況下，通常用于RES命令的命令代碼在十六進制表示法中是AB。即使十六進制的數(shù)字被改變，LSI也可以通過自由地改變數(shù)字而獲取適應性代碼。
[0060][12]〈信息處理系統(tǒng):在從低功耗模式返回時RES命令的發(fā)送>
[0061]信息處理系統(tǒng)包括外圍設備(10)和LSI (1)，并且按如下方式配置。
[0062]外圍設備響應于斷電命令(DP命令)進入斷電模式(DPM)，而響應于釋放命令(RES命令)從斷電模式返回到正常模式。當外圍設備處于斷電模式時，除釋放命令以外的任何命令都不能將外圍設備從斷電狀態(tài)釋放。
[0063]連接到外圍設備的LSI包括CPU (7)、可從CPU訪問的易失性存儲器(RAM) (3)、以及將包括斷電命令和釋放命令的命令發(fā)送到外圍設備的控制單元(2 )。
[0064]LSI具有多種操作模式，包括其中存儲在易失性存儲器中的數(shù)據(jù)丟失的低功耗模式，并且在LSI從低功耗模式返回時可以使控制單元將釋放命令發(fā)送到外圍設備。
[0065]此配置可以防止如下問題:因為在將外圍設備移動到斷電模式之后LSI向低功耗模式的轉變使存儲在易失性存儲器中的數(shù)據(jù)丟失，所以即使在LSI從低功耗模式返回之后，外圍設備也不能從斷電模式釋放。
[0066][13]〈RES命令在引導序列的頂部的發(fā)送〉
[0067]在章節(jié)[12]中，外圍設備存儲將要由CPU執(zhí)行的程序。LSI還包括可執(zhí)行引導序列的引導控制器(15)。隨著引導控制器執(zhí)行引導序列，可由CPU執(zhí)行的程序從外圍設備加載到易失性存儲器。引導序列配置為在加載程序之前使控制單元將釋放命令發(fā)送到外圍設備(步驟35)。
[0068]此配置可以防止如下問題:因為LSI向低功耗模式的轉變使存儲在易失性存儲器中的將要由LSI的CPU運行的程序丟失，所以即使在LSI從低功耗模式返回之后，外圍設備也不能從斷電模式釋放。因此，用于CPU的程序被再次適當?shù)丶虞d到易失性存儲器中。
[0069][14]〈SPI NOR 閃存 ROM〉
[0070]在章節(jié)[13]中，外圍設備是具有深度斷電模式(DPM)的閃存(10_1)，外圍設備和LSI用符合SPI通信標準的串行通信信道(9)相互連接。
[0071]即使外圍設備是可通過符合SPI通信標準的串行通信訪問的閃存，LSI也可以適當?shù)貜纳疃葦嚯娔Ｊ结尫磐鈬O備。
[0072][15]<SPI NOR閃存ROM中的預定測試樣式〉
[0073]在章節(jié)[14]中，閃存將預定測試樣式數(shù)據(jù)存儲在預定地址。
[0074]當LSI從低功耗模式返回時，在控制單元將釋放命令發(fā)送到外圍設備之后，LSI發(fā)布讀取命令(其是讀取外圍設備的所述地址處的數(shù)據(jù)的請求)，并且LSI —直等待，直到對讀取命令的響應匹配測試樣式，然后開始發(fā)布除釋放命令以外的常規(guī)命令。
[0075]即使外圍設備從斷電模式釋放所需的時間隨外圍設備的類型和規(guī)格而變化，用于釋放的等待時間也被自動地調整到合適的時間長度。尤其是，即使外圍設備是具有深度斷電模式的閃存并且外圍設備從深度斷電模式釋放需要的時間隨外圍設備的類型和規(guī)格而變化，LSI也可以適當?shù)貜纳疃葦嚯娔Ｊ结尫磐鈬O備。即使外圍設備從深度斷電模式釋放所需的時間不清楚或不穩(wěn)定，LSI也可以在驗證外圍設備明確地已經(jīng)從深度斷電模式釋放之后恢復常規(guī)操作。
[0076][16]〈RES命令的可配置命令代碼>
[0077]在章節(jié)[12]到[14]中的任何一個中，LSI可以改變分配給釋放命令的命令代碼。
[0078]即使分配給用于外圍設備的釋放命令的命令代碼不是特定代碼，LSI也可以適當?shù)馗淖兠畲a以獲取適應性代碼。例如，在章節(jié)[2]或[3]描述的閃存的情況下，通常用于RES命令的命令代碼在十六進制表示法中是AB。即使十六進制的數(shù)字被改變，LSI也可以通過適當?shù)馗淖償?shù)字而獲取適應性代碼。
[0079][17] <從低功耗模式釋放LSI的MCU>
[0080]在章節(jié)[16]中，信息處理系統(tǒng)還包括MCU (20)。
[0081]LSI包括可從外部重寫的釋放命令代碼配置寄存器(18)，其能夠保持命令代碼。
[0082]MCU配置為提供中斷信號(Irq ；22)以從低功耗模式釋放LSI，釋放命令代碼配置寄存器配置為是可重寫的。
[0083]因此，MCU (20)可對低功耗模式的LSI執(zhí)行釋放控制，以從該模式釋放LSI。即使分配給釋放命令的命令代碼不是特定代碼，LSI也可以自由地改變命令代碼以獲取適應性代碼。例如，在章節(jié)[2]、[3]或[14]描述的閃存的情況下，通常用于釋放命令(RES命令)的命令代碼在十六進制表示法中是AB。即使十六進制的數(shù)字被改變，LSI也可以通過自由地改變數(shù)字而獲取適應性代碼。
[0084]2.對實施例的詳細描述
[0085]將進一步詳細地描述實施例。
[0086]第一實施例
[0087]<在從低功耗模式返回時RES命令的發(fā)送>
[0088]圖1是示出根據(jù)第一實施例的LSIl的配置的框圖。
[0089]LSIl可連接到外圍設備10。LSIl通過已知的CMOS (互補金屬氧化物半導體場效應晶體管)LSI制造技術形成在單個硅襯底上，雖然不是限制性的。外圍設備10具有至少兩種操作模式，斷電模式(DPM)和正常模式(Normal Mode)，并且根據(jù)接收到的斷電命令(DP命令)和釋放命令(RES命令)而在兩種操作模式之間進行切換。當正常模式的外圍設備10接收到斷電命令(DP命令)時，外圍設備10進入斷電模式(DPM)，而在接收到釋放命令(RES命令)時從斷電模式返回到正常模式。當外圍設備10的操作模式是斷電模式時，除釋放命令以外的任何命令都不能將外圍設備10移出斷電模式。外圍設備10可以包括控制操作模式之間的切換的配備有有限狀態(tài)機(FSM)的控制邏輯器11，雖然不是限制性的。
[0090]LSIl包括CPU7、可從CPU7訪問的易失性存儲器3、以及向外圍設備10發(fā)送命令(包括斷電命令(DP命令)和釋放命令(RES命令))的控制單元2。另外，LSIl具有多種操作模式，包括其中存儲在易失性存儲器3中的數(shù)據(jù)丟失的低功耗模式。當從低功耗模式返回時，LSIl使控制單元2向外圍設備10發(fā)送釋放命令(RES命令)。LSIl配置為發(fā)送釋放命令(RES命令)，不管在轉變到低功耗模式之前LSIl是否向外圍設備10發(fā)送了斷電命令(DP命令)，或者換言之，不管在LSIl已經(jīng)從低功耗模式返回時外圍設備10是處于斷電模式(DPM)還是處于正常模式。此配置允許處于斷電模式(DPM)的外圍設備10返回到正常模式以開始常規(guī)操作，因此防止外圍設備10不能從斷電模式返回的問題的發(fā)生。另一方面，即使處于正常模式的外圍設備10接收到釋放命令(RES命令)，也不會發(fā)生特定操作故障。[0091]第二實施例
[0092]〈SPI NOR 閃存 ROM 的控制器 LSI〉
[0093]下面描述的第二實施例采用閃存10_1，作為外圍設備10的示例，它具有深度斷電模式(DPM)并且可以是SPI NOR閃存等。
[0094]圖2是示出根據(jù)第二實施例的控制器LSI的配置的框圖。
[0095]在第二實施例中，外圍設備10是具有深度斷電模式(DPM)的閃存10_1，而1^11是用于外圍設備的控制器LSI1?？刂破鱈SIl包括充當控制單元的SPI控制單元2、充當易失性存儲器的RAM3、R0M5、以及CPU7，這些組件利用內部總線8彼此連接?？刂破鱈SIl包括用于向閃存10_1發(fā)送命令并且符合SPI通信標準的串行通信端子24。通信線路9包括例如時鐘、芯片選擇、以及I比特或4比特時鐘同步(三線法)串行信號線路。RAM3存儲將要由CPU7執(zhí)行的程序4，R0M5存儲用于從外部將程序4導入到RAM3中的引導程序6。
[0096]諸如SPI NOR閃存之類的閃存10_1包括電可重寫ROM叢13 (在圖2中簡稱為“ROM”)、驅動ROM叢13的字線的解碼器14、從ROM叢13讀出的信號所經(jīng)過的數(shù)據(jù)路徑12、以及控制邏輯單元11。包括連接到通信線路9的接口電路的控制邏輯單元11基于命令轉譯訪問請求并且執(zhí)行該請求。例如，當附加了地址的讀取命令通過通信線路9串行地輸入時，控制邏輯單元11將輸入地址饋送到解碼器14，并且通過數(shù)據(jù)路徑12接收從ROM叢13讀出的數(shù)據(jù)，以在串行SPI通信數(shù)據(jù)包中將它發(fā)送到通信線路9。還通過相同的通信線路9串行地輸入深度斷電命令(DP命令)和釋放命令(RES命令)?？刂七壿媶卧?1包括例如有限狀態(tài)機(FSM)(雖然不是限制性的)，并且配置為在深度斷電模式(DPM)和正常模式之間進行操作模式轉變。當處于 正常模式的控制邏輯單元11接收到深度斷電命令(DP命令)時，控制邏輯單元11進入深度斷電模式(DPM)，而當處于深度斷電模式的控制邏輯單元接收到釋放命令(RES命令)時，返回到正常模式。當控制邏輯單元11的操作模式是深度斷電模式時，除釋放命令(RES命令)以外的任何命令都不能將控制邏輯單元11移出深度斷電模式。釋放命令(RES命令)對從深度斷電模式釋放諸如SPI NOR閃存之類的閃存10_1而言是必要的。假設諸如SPI NOR閃存之類的閃存10_1配備有復位端子或DH)端子(如日本未審專利公開N0.2010-55419所描述的那樣)，則可以通過控制端子而非釋放命令(RES命令)來控制模式轉變；然而，減少針腳數(shù)量的趨勢使沒有復位端子(更不用說DH)端子)的SPI NOR閃存成為主流。
[0097]在電源開啟或復位之后，控制器LSIl運行存儲在R0M5中的引導程序6，以從閃存10_1中讀出程序4，并且將程序4傳輸?shù)絉AM3，然后執(zhí)行程序4。程序4包含發(fā)送深度斷電命令(DP命令)以使閃存10_1進入深度斷電模式(DPM)的步驟。程序4還包含發(fā)送釋放命令(RES命令)以使閃存10_1從深度斷電模式(DPM)釋放到正常模式的步驟?？刂破鱈SIl可以自由地并且適當?shù)乜刂崎W存10_1的操作狀態(tài)，只要CPU7運行程序4。
[0098]然而，還強烈地需要控制器LSIl確保低功耗。為了實現(xiàn)低功耗，控制器LSIl還具有低功耗模式(深度斷電模式)，在該模式中對RAM3以及其他組件的供電暫停。如果控制器LSIl本身在使閃存10_1進入深度斷電模式(DPM)之后并且在發(fā)送釋放命令(RES命令)之前轉變到低功耗模式，則存儲在RAM3中的程序4丟失。同時，關于閃存10_1是否已經(jīng)通過程序4進入深度斷電模式(DPM)或閃存10_1是否處于正常模式的狀態(tài)信息也丟失。由于這樣，即使從低功耗模式返回的控制器LSIl執(zhí)行訪問閃存10_1并且將程序4導入到RAM3中的引導程序6，處于深度斷電模式(DPM)的閃存10_1也不會接受該命令。此情況發(fā)展成為一種死鎖。
[0099]為了避免死鎖，第二實施例中的引導程序6包括在執(zhí)行讀取命令以從閃存10_1讀取數(shù)據(jù)的步驟之前將釋放命令(RES命令)發(fā)送到閃存10_1的步驟，不管閃存10_1是處于深度斷電模式(DPM)還是處于正常模式。此步驟可以使處于深度斷電模式(DPM)的閃存10_1進入正常模式以開始將程序4加載到RAM3。此配置可以解決閃存10_1不能從深度斷電模式釋放的問題。另一方面，即使處于正常模式的閃存10_1接收到釋放命令(RES命令)，也不會發(fā)生特定操作故障。
[0100]因此，即使在外圍設備是可通過符合SPI通信標準的串行通信訪問的閃存(SPINOR閃存ROM)的情況下，也可以適當?shù)貜纳疃葦嚯娔Ｊ?DPM)釋放外圍設備。
[0101]第三實施例
[0102]<選擇是否用發(fā)布RES命令來支持釋放>
[0103]圖3是示出根據(jù)第三實施例的控制器LSI的配置的框圖。與圖2相比，閃存10_1包括相同的組件，但是控制器LSII還包括弓I導控制器15。利用引導控制器15，控制器LSII可以在引導序列中選擇是使SPI控制單元2在加載程序4之前發(fā)送釋放命令(RES命令)，還是加載程序4而不發(fā)送釋放命令(RES命令)。例如，控制器LSIl具有DPM支持/不支持規(guī)范端子25，并且受從外部通過端子25輸入的信號16控制，信號16指定是否提供DMP支持。其他元件的配置和動作與圖2已經(jīng)示出的第二實施例中描述的那些相同，因此省略對它們的說明。
[0104]將進行關于引導序列的詳細描述。
[0105]圖4是示出根據(jù)第三實施例的控制器LSI的示例性操作的流程圖。
[0106]引導序列將通過CPU7來執(zhí)行存儲在R0M5中的引導程序6。在通電復位時或者在控制器LSIl從諸如深度斷電模式之類的低功耗模式返回到正常模式時，程序4通過SPI通信信道9從外部閃存10_1加載到RAM3。這稱為SPI空間引導。在SPI空間引導開始時(步驟30)，控制器LSIl首先將SPI控制單元2從模塊待機狀態(tài)釋放(步驟31)，并且執(zhí)行SPI控制單元2的端子的設置(步驟32)。為了減小功耗，控制器LSIl采取例如停止向未使用的功能模塊提供時鐘或電力的措施。如果SPI控制單元2處于模塊待機狀態(tài)，則SPI控制單元2需要從該狀態(tài)釋放以啟動SPI通信。如果整個控制器LSIl處于諸如深度斷電模式之類的低功耗模式，則在步驟31中整個控制器LSIl被釋放到正常模式。然后，控制器LSIl判斷是否需要RES命令支持，即，DPM支持(步驟33)。如果從外部通過DPM支持/不支持規(guī)范端子25輸入了信號16的話，控制器LSIl可以通過讀取指定需要/不需要DPM支持的信號16的狀態(tài)來對此進行確定。如果不需要RES命令支持，則控制器LSIl直接跳轉到SPI空間的起始地址(步驟38)并且開始將程序4加載到RAM3。另一方面，如果信號16指定需要RES命令支持，則控制器LSIl將SPI控制單元2設置為SPI操作模式(步驟34)以發(fā)布釋放命令(RES命令)(步驟35)。不管外部閃存10_1的操作模式，都發(fā)布釋放命令(RES命令)。在發(fā)布RES命令之后，控制器LSIl執(zhí)行等待(WAIT)預定的時間長度(步驟36)。等待時間是根據(jù)從所連接的閃存10_1已經(jīng)接收到RES命令時起并且然后進入正常模式到當閃存10_1準備好接收常規(guī)SPI命令時所花費的時間長度確定的。然后，控制器LSIl切換到外部地址空間讀取模式(步驟37)并且跳轉到SPI空間的起始地址(步驟38)以開始將程序4加載到RAM3。
[0107]即使外圍設備10需要花費時間以從斷電模式釋放，控制器LSIl也可以等待該時間，以允許外圍設備10在從斷電模式釋放之后適當?shù)夭僮?。當例如外圍設備是閃存10_1時，控制器LSIl可以適當?shù)貑右龑蛄小．斂刂破鱈SIl不需要用發(fā)布釋放命令(RES命令)來支持釋放時，此配置可以縮短釋放操作所需的時間。尤其是，當不需要RES命令支持時，控制器LSIl可以在步驟36中省去不需要的等待時間。
[0108]第四實施例
[0109]〈指定釋放時RES命令發(fā)布的數(shù)量〉
[0110]圖5是示出根據(jù)第四實施例的控制器LSI的配置的框圖。與圖3相比，閃存10_1包括相同的組件，但是控制器LSIl配置為當控制器LSIl從低功耗模式返回時從SPI控制單元2發(fā)送釋放命令(RES命令)多次，然后開始發(fā)布除釋放命令以外的常規(guī)命令。雖然圖3所示的控制器LSIl包括DPM支持/不支持規(guī)范端子25并且配置為受通過端子25輸入的信號16 (其指定是否提供DMP支持)控制，但是圖5所示的控制器LSIl包括RES命令發(fā)布規(guī)范端子26，并且配置為受通過端子26輸入的信號17控制，信號17指定RES命令的發(fā)布數(shù)量。其他元件的配置和動作與圖3所示的第二實施例描述的那些相同，因此省略對它們的說明。
[0111]在圖4所示的引導序列中，控制器LSIl讀取由信號17指定的RES命令的發(fā)布數(shù)量，而不是在步驟33中進行確定，RES命令的發(fā)布重復指定次數(shù)(步驟35)?？梢越惶娴刂貜蚏ES命令的發(fā)布(步驟35)和等待預定時間的執(zhí)行(步驟36)。重復地發(fā)布RES命令使控制器LSIl等待，即使閃存10_1花費時間以從深度斷電模式釋放，如執(zhí)行等待預定時間的情況(步驟36)那樣，并且使閃存10_1在從深度斷電模式釋放之后適當?shù)夭僮鳎纱诉m當?shù)貑右龑蛄小?br> [0112]此實施例示出了其中通過端子26指定RES命令發(fā)布數(shù)量的示例。即使閃存10_1從深度斷電模式釋放需要的時間隨閃存10_1的類型和規(guī)格而變化，控制器LSIl也可以適當?shù)卣{整時間，以匹配釋放時間和等待時間，設置可以通過固定所述端子的電壓來實現(xiàn)。
[0113]不僅RES命令的發(fā)布數(shù)量，而且步驟36中的預定等待時間的長度也可以通過任何方法來設置。例如，控制器LSIl可包括用于存儲發(fā)布數(shù)量和等待時間長度的參數(shù)的寄存器，并且可以連接到另一外部微型計算機。RES命令的發(fā)布數(shù)量和步驟36中的預定等待時間長度可以通過由微型計算機將參數(shù)設置到寄存器中來指定。替選地，可以為控制器LSIl提供電可重寫的非易失性存儲器以存儲參數(shù)。替選地，通過熔絲元件進行調節(jié)也是可用的。
[0114]第五實施例
[0115]<等待來自外部外圍設備的對RES命令發(fā)送的預定響應>
[0116]第三和第四實施例描述了指定與所連接的閃存10_1從深度斷電模式釋放所需的時間匹配的參數(shù)的技術。然而，這些技術的問題在于可適用的參數(shù)范圍需要寬到一定程度。如果參數(shù)超出設計控制器LSIl時確定的參數(shù)范圍，則不可能匹配釋放時間和等待時間。第五實施例給出了對該新問題的示例性解決方案。
[0117]圖6是示出根據(jù)第五實施例的控制器LSI的配置的框圖。類似于圖2、3和5所示的實施例，控制器LSII和閃存10_1是互連的?？刂破鱈SIl與圖3和5所示的控制器LSIl的不同之處在于，它不包括引導控制器15。控制器LSIl可包括引導控制器15，但是指定DPM支持和RES命令發(fā)布數(shù)量不是必需的。因此，第五實施例的控制器LSIl以與圖2所示的控制器LSIl相同的方式配置。另一方面，閃存10_1與圖2、3和5所示的實施例的閃存10_1的不同之處在于，預定測試樣式數(shù)據(jù)存儲在預定地址處。預定地址可以位于ROM叢13內或外。其他元件的配置和動作與圖2所示的第二實施例的那些相同，因此省略對它們的說明。
[0118]在從低功耗模式返回時，控制器LSII使SPI控制單元2發(fā)送釋放命令(RES命令)，然后重復地發(fā)布讀取命令，讀取命令是從閃存10_1中的預定地址讀取數(shù)據(jù)的請求?？刂破鱈SIl進行等待，直到對讀取命令的響應匹配預定測試樣式，然后開始發(fā)布除RES命令以外的常規(guī)命令。
[0119]即使閃存10_1從斷電模式釋放所需的時間隨閃存10_1的類型和規(guī)格而變化，釋放的等待時間也被自動地調節(jié)到合適的時間長度。尤其是，當閃存10_1是具有深度斷電模式的閃存并且閃存10_1從深度斷電模式釋放所需的時間隨閃存10_1的類型和規(guī)格而變化時，控制器LSIl可以適當?shù)貜纳疃葦嚯娔Ｊ结尫砰W存10_1。此外，即使閃存10_1從深度斷電模式釋放所需的時間不清楚或不穩(wěn)定，控制器LSIl也可以在驗證外圍設備已經(jīng)明確地從深度斷電模式釋放之后，恢復常規(guī)操作。
[0120]可以根據(jù)需要設置測試樣式。然而，必須當心測試樣式的設置，以便不會偶然地與閃存10_1未從深度斷電模式釋放時的預期樣式匹配。
[0121]第六實施例
[0122]<配置RES命令的命令代碼的寄存器>
[0123]用于SPI NOR閃存ROM的RES命令的通常使用的命令代碼在十六進制表示法中是AB ;然而，這沒有特別授權，而僅是行業(yè)標準做法，因此，不能避免已經(jīng)存在或者將來將會存在使用包含不同類型的命令代碼的RES命令的外圍設備10的可能性。
[0124]圖7是示出根據(jù)第六實施例的控制器LSI的配置的框圖。第六實施例的控制器LSIl可以改變分配給釋放(RES)命令的命令代碼。與圖2相比，閃存10_1包括相同的組件，但是控制器LSIl還包括引導控制器15和中斷控制器19，但不包括R0M5。形成具有R0M5的控制器LSIl沒有問題。在此情況下，RES命令的命令代碼配置為是可在存儲于R0M5中的引導程序6中改變的。引導控制器15包括命令存儲寄存器18，命令存儲寄存器18配置為可由外部連接的MCU20通過帶MCU通信端子27的MCU通信線路21寫入。MCU通信端子27可以是例如GPIO (通用輸入/輸出)端子。外部連接的MCU20輸出外部中斷(Irq)信號22，信號22通過外部中斷(Irq)端子28到達中斷控制器19，然后作為CPU中斷23傳播到CPU7。接收到請求的其他類型中斷(未示出)的中斷控制器19使用中斷控制器19中設置的掩碼或者根據(jù)中斷的優(yōu)先級對中斷執(zhí)行判優(yōu)，以輸出所得中斷作為CPU中斷23。其他元件的配置和動作與圖2所示的第二實施例的那些相同，因此省略對它們的說明。
[0125]接下來，將詳細地描述第六實施例的弓I導序列。
[0126]圖8是示出根據(jù)第六實施例的控制器LSI的操作的流程圖。還描述了外部連接的MCU20的操作。(A)表示由發(fā)布引導命令的微型計算機執(zhí)行的序列，并且包括外部連接的MCU20的操作。(B)表示由控制器LSIl執(zhí)行的操作序列。如(A)所示，當啟動MCU20 (其是用于發(fā)布引導命令的微型計算機)時(步驟41)，控制器LSIl響應于外部中斷(Irq)22從低功耗模式釋放到正常模式(步驟42 )。在整個控制器LSII處于深度斷電模式的情況下，可以使用外部中斷(Irq) 22、復位信號(未示出)或匪I (不可屏蔽中斷)來使控制器LSIl進入正常模式。然后，MCU20將RES命令的命令代碼寫入到控制器LSIl的引導控制器15中的命令存儲寄存器18 (步驟43)。MCU20向控制器LSIl發(fā)布外部中斷(Irq)22以通知對命令存儲寄存器18的寫入已經(jīng)完成，由此完成操作(步驟45)。如(B)所示，在開始SPI空間引導時(步驟30)，控制器LSIl首先等待在步驟42中由MCU20發(fā)布的外部中斷(Irq)22，將其本身從深度斷電模式完全釋放到正常模式(步驟31 )，并且設置SPI控制單元2的端子(步驟32)。如果SPI控制單元2部分地處于模塊待機狀態(tài)，則控制器LSIl在步驟31中從模塊待機狀態(tài)釋放SPI控制單元2。然后，控制器LSII等待在步驟44中發(fā)布的通知MCU20已經(jīng)在步驟43中寫入了 RES命令的命令代碼的外部中斷(Irq) 22 (步驟39)，然后讀取存儲在引導控制器15中的命令存儲寄存器18中的數(shù)據(jù)(步驟40)。隨后，控制器LSIl將SPI控制單元2設置為SPI操作模式(步驟34)，以使用讀取的命令代碼發(fā)布釋放命令(RES命令)。在發(fā)布RES命令之后，控制器LSIl執(zhí)行等待預定時間長度(步驟36)。然后，控制器LSIl切換到外部地址空間讀取模式(步驟37)并且跳轉到SPI空間的起始地址(步驟38)以開始將程序4加載到RAM3。
[0127]即使分配給用于外圍設備10的釋放命令的命令代碼不是特定代碼，LSI也可以自由地改變命令代碼以獲取適應性代碼。例如，目前的SPI NOR閃存ROM的RES命令的通常使用的命令代碼在十六進制表示法中是AB。即使十六進制的數(shù)字被改變，LSI也可以通過適當?shù)馗淖償?shù)字來獲取適應性代碼。
[0128]本領域技術人員還應理解，雖然對本發(fā)明的各實施例進行了前面的描述，但是本發(fā)明不限于此，在不偏離本發(fā)明的精神和所附權利要求書的范圍的情況下，可以進行各種改變和修改。
[0129]例如，CPU7可以是任何類型的能夠執(zhí)行程序的處理器，并且可以替換為其他體系架構的處理器。另外，控制器LSI可以包括其他功能模塊，并且可以包括多個RAM3、R0M5和其他組件。
【權利要求】
1.一種能連接到外圍設備的大規(guī)模集成電路LSI，所述外圍設備響應于斷電命令而進入斷電模式，響應于釋放命令從斷電模式釋放到正常模式，并且當處于所述斷電模式時，即使它接收到除所述釋放命令以外的任何其他命令也維持在所述斷電模式，所述LSI包括:
CPU ； 可從所述CPU訪問的易失性存儲器；以及 將包括所述斷電命令和所述釋放命令的命令發(fā)送到所述外圍設備的控制單元， 其中，所述LSI具有多種操作模式，包括使存儲在所述易失性存儲器中的數(shù)據(jù)丟失的低功耗模式，且 當所述LSI從所述低功耗模式釋放時，所述LSI使所述控制單元將所述釋放命令發(fā)送到所述外圍設備。
2.根據(jù)權利要求1所述的LSI，還包括: 能執(zhí)行引導序列的引導控制器， 其中，隨著所述引導控制器執(zhí)行所述引導序列，能由所述CPU執(zhí)行的程序被從所述外圍設備加載到所述易失性存儲器，且 所述引導序列配置為在加載所述程序之前將所述釋放命令從所述控制單元發(fā)送到所述外圍設備。
3.根據(jù)權利要求2所述的LSI， 其中，所述外圍設備是具有深度斷電模式的閃存，所述LSI還包括: 符合SPI通信標準的串行通信端子，用于從所述控制單元向所述外圍設備發(fā)送包括所述斷電命令和所述釋放命令的命令。
4.根據(jù)權利要求2所述的LSI， 其中，所述LSI在所述引導序列中選擇是在加載所述程序之前使所述控制單元將所述釋放命令發(fā)送到所述外圍設備，還是加載所述程序而不發(fā)送所述釋放命令。
5.根據(jù)權利要求1所述的LSI， 其中，在所述LSI從所述低功耗模式返回并且然后使所述控制單元將所述釋放命令發(fā)送到所述外圍設備之后，所述LSI等待預定時間長度，然后開始發(fā)布除所述釋放命令以外的常規(guī)命令。
6.根據(jù)權利要求1所述的LSI， 其中，在所述LSI從所述低功耗模式返回并且然后使所述控制單元將所述釋放命令多次發(fā)送到所述外圍設備之后，所述LSI開始發(fā)布除所述釋放命令以外的常規(guī)命令。
7.根據(jù)權利要求6所述的LSI，還包括: 指定當所述LSI從所述低功耗模式釋放時從所述控制單元向所述外圍設備發(fā)送所述釋放命令的數(shù)量的端子。
8.根據(jù)權利要求1所述的LSI， 其中，在所述LSI從所述低功耗模式返回并且然后使所述控制單元將所述釋放命令發(fā)送到所述外圍設備之后，所述LSI發(fā)布讀取命令，所述讀取命令是從所述外圍設備讀取預定數(shù)據(jù)的請求，所述LSI進行等待，直到對所述讀取命令的響應匹配預定期望值，并且開始發(fā)布除所述釋放命令以外的常規(guī)命令。
9.根據(jù)權利要求8所述的LSI，其中，所述外圍設備是具有深度斷電模式的閃存， 所述閃存將預定測試樣式數(shù)據(jù)存儲在預定地址， 所述讀取命令是讀取所述地址處的數(shù)據(jù)的命令，且 所述LSI進行等待，直到對所述讀取命令的響應匹配所述測試樣式，然后開始發(fā)出除所述釋放命令以外的常規(guī)命令。
10.根據(jù)權利要求1所述的LSI， 其中，所述LSI能夠改變將要分配給所述釋放命令的命令代碼。
11.根據(jù)權利要求10所述的LSI，還包括: 能從外部重寫的寄存器，其保持所述命令代碼。
12.—種信息處理系統(tǒng),包括: 外圍設備，所述外圍設備響應于斷電命令進入斷電模式，響應于釋放命令從斷電模式釋放到正常模式，并且在處于所述斷電模式時，即使它接收到除所述釋放命令以外的任何命令,也維持在所述斷電模式；以及 LSI，所述LSI連接到所述外圍設備并且包括CPU、能從所述CPU訪問的易失性存儲器、以及將包括斷電命令和釋放命令的命令發(fā)送到所述外圍設備的控制單元， 其中，所述LSI具有多種操作模式，包括使存儲在所述易失性存儲器中的數(shù)據(jù)丟失的低功耗模式，并且當所述LSI從所述低功耗模式釋放時，使所述控制單元將所述釋放命令發(fā)送到所述外圍設備。
13.根據(jù)權利要求12所述的信息處理系統(tǒng)，其中，所述外圍設備存儲將要由所述CPU執(zhí)行的程序， 所述LSI還包括能執(zhí)行引導序列的引導控制器，隨著所述引導控制器執(zhí)行所述引導序列，能由所述CPU執(zhí)行的所述程序從所述外圍設備加載到所述易失性存儲器，且 所述引導序列配置為在加載所述程序之前將所述釋放命令從所述控制單元發(fā)送到所述外圍設備。
14.根據(jù)權利要求13所述的信息處理系統(tǒng)，其中，所述外圍設備是具有深度斷電模式的閃存，且 所述外圍設備和所述LSI與符合SPI通信標準的串行通信信道相互連接。
15.根據(jù)權利要求14所述的信息處理系統(tǒng)，其中，所述閃存將預定測試樣式數(shù)據(jù)存儲在預定地址，且 在所述LSI從所述低功耗模式返回并且然后使所述控制單元將所述釋放命令發(fā)送到所述外圍設備之后，所述LSI發(fā)布讀取命令，所述讀取命令是讀取所述外圍設備的所述預定地址處的數(shù)據(jù)的請求，所述LSI進行等待，直到對所述讀取命令的響應匹配所述測試樣式，然后開始發(fā)布除所述釋放命令以外的常規(guī)命令。
16.根據(jù)權利要求12所述的信息處理系統(tǒng)，其中，所述LSI能夠改變將要分配給所述釋放命令的命令代碼。
17.根據(jù)權利要求16所述的信息處理系統(tǒng)，還包括:
MCU, 其中，所述LSI包括能保持所述命令代碼的能從外部重寫的釋放命令代碼配置寄存器，所述MCU提供中斷信號以從所述低功耗模式釋放所述LSI，且所述釋放命令代 碼配置寄存器是可重寫的。
【文檔編號】G06F9/445GK104008074SQ201410061233
【公開日】2014年8月27日 申請日期:2014年2月24日 優(yōu)先權日:2013年2月25日
【發(fā)明者】佐藤喜男, 林英明, 吉田高志 申請人:瑞薩電子株式會社