一種全定制的五模冗余表決電路的制作方法
【專利摘要】一種全定制的五模冗余表決電路，第一兩輸入保護(hù)門模塊DIGG1的兩個(gè)輸入端口和三輸入保護(hù)門模塊TIGG的三個(gè)輸入端口分別構(gòu)成表決電路輸入端，第一兩輸入保護(hù)門模塊DIGG1輸出端和三輸入保護(hù)門模塊TIGG的輸出端分別對(duì)應(yīng)連接第二兩輸入保護(hù)門模塊DIGG2的兩個(gè)輸入端口，第二兩輸入保護(hù)門模塊DIGG2的輸出端構(gòu)成整個(gè)五模冗余表決電路的輸出端。第一兩輸入保護(hù)門模塊DIGG1的兩個(gè)輸入端口和三輸入保護(hù)門模塊TIGG的三個(gè)輸入端口連接至輸出信號(hào)的電平值完全相同的5個(gè)相同的模塊，并對(duì)5個(gè)模塊的輸出進(jìn)行表決輸出。本發(fā)明能夠?qū)Πl(fā)生在輸入端口的單比特、兩比特、三比特、四比特SBU/MBUs進(jìn)行屏蔽。
【專利說明】一種全定制的五模冗余表決電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成電路中抗輻射表決電路。特別是涉及一種全定制的五模冗余表決電路。
【背景技術(shù)】
[0002]隨著集成電路制造工藝的發(fā)展，更小的晶體管尺寸和更低的電源電壓導(dǎo)致單粒子效應(yīng)(Single Event Effects，SEE)對(duì)數(shù)字系統(tǒng)的干擾更加嚴(yán)重。目前，多位翻轉(zhuǎn)(Mult1-Bit Upsets，MBUs)已經(jīng)成為電路軟錯(cuò)誤的一種主要形式。產(chǎn)生MBUs的主要物理機(jī)理包括粒子轟擊半導(dǎo)體產(chǎn)生的電荷在相鄰器件之間的分享，以及粒子的偏斜入射。傳統(tǒng)的電路加固設(shè)計(jì)方法，如三模冗余等，通常只假設(shè)電路的一個(gè)節(jié)點(diǎn)受到SEE的影響。因此，這些方法雖然能夠有效地針對(duì)單一位翻轉(zhuǎn)(Single-Bit Upset, SBU)進(jìn)行加固，但當(dāng)MBUs發(fā)生時(shí)卻很可能會(huì)失效。由于MBUs會(huì)隨著器件尺寸的縮小而日益成為影響空間環(huán)境中集成電路可靠性的重要因素，研究針對(duì)MBUs的抗輻射加固就顯得十分必要。
[0003]模組冗余是目前針對(duì)數(shù)字系統(tǒng)進(jìn)行抗輻射加固的常用方法。該類方法因冗余糾錯(cuò)機(jī)理簡單明確、電路設(shè)計(jì)和物理實(shí)現(xiàn)較為方便而受到普遍應(yīng)用。然而，模組冗余所引發(fā)的面積開銷、功耗開銷和性能下降亦是其不可忽視的缺點(diǎn)。以三模冗余為例，該方法通過引入三倍復(fù)制和多數(shù)表決對(duì)SBU錯(cuò)誤進(jìn)行屏蔽，將引發(fā)超過200%的面積和功耗開銷，同時(shí)由于表決器引入的延遲，會(huì)導(dǎo)致電路的性能下降。理論上，基于模組冗余方法針對(duì)c個(gè)比特錯(cuò)誤進(jìn)行冗余糾錯(cuò)，需要至少2c+l倍的原始模塊復(fù)制和一個(gè)實(shí)現(xiàn)多數(shù)表決輸出的表決電路。隨著可靠性指標(biāo)c的提高，不僅原始模塊的復(fù)制帶來的代價(jià)不可忽視，表決器本身復(fù)雜度的提高也將進(jìn)一步惡化電路的各項(xiàng)關(guān)鍵指標(biāo)。尤其是當(dāng)被保護(hù)電路規(guī)模較小時(shí)，由表決器帶來的開銷將成為制約模組冗余應(yīng)用的關(guān)鍵因素。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是，提供一種能夠在提供等效抗輻射性能的情況下，有效地優(yōu)化電路面積、功耗和速度的全定制的五模冗余表決電路。
[0005]本發(fā)明所米用的技術(shù)方案是:一種全定制的五模冗余表決電路，包括有第一兩輸入保護(hù)門模塊DIGGl、第二兩輸入保護(hù)門模塊DIGG2和一個(gè)三輸入保護(hù)門模塊TIGG，其特征在于，所述的第一兩輸入保護(hù)門模塊DIGGl的兩個(gè)輸入端口和三輸入保護(hù)門模塊TIGG的三個(gè)輸入端口分別構(gòu)成表決電路輸入端，所述的第一兩輸入保護(hù)門模塊DIGGl輸出端和三輸入保護(hù)門模塊TIGG的輸出端分別對(duì)應(yīng)連接所述的第二兩輸入保護(hù)門模塊DIGG2的兩個(gè)輸入端口，所述第二兩輸入保護(hù)門模塊DIGG2的輸出端構(gòu)成整個(gè)五模冗余表決電路的輸出端。
[0006]所述的第一兩輸入保護(hù)門模塊DIGGl的兩個(gè)輸入端口和三輸入保護(hù)門模塊TIGG的三個(gè)輸入端口連接至輸出信號(hào)的電平值完全相同的5個(gè)相同的模塊，并對(duì)所述5個(gè)模塊的輸出進(jìn)行表決輸出。[0007]本發(fā)明提出的一種全定制的五模冗余表決電路，當(dāng)正確的電平信號(hào)在該表決電路內(nèi)部各節(jié)點(diǎn)上建立之后，該電路能夠?qū)Πl(fā)生在輸入端口的單比特、兩比特、三比特、四比特SBU/MBUs進(jìn)行屏蔽。本發(fā)明能夠在提供等效抗輻射性能的情況下，有效地優(yōu)化電路面積、功耗和速度。具有如下有益效果。
[0008]1、本發(fā)明提出的五模冗余表決器電路能夠?qū)Πl(fā)生在5個(gè)輸入信號(hào)上的任意I位、任意2位、任意3位和任意4位SBU/MBUs進(jìn)行屏蔽，有效提高了針對(duì)MBUs的加固能力。
[0009]2、本發(fā)明提出的表決器電路僅使用14個(gè)晶體管，且只包含兩級(jí)門延遲，相比于使用標(biāo)準(zhǔn)單元實(shí)現(xiàn)的五模冗余表決器電路，在電路面積、功耗和性能上均有明顯改善。
【專利附圖】

【附圖說明】
[0010]圖1a是兩輸入保護(hù)門的電路原理圖；
[0011]圖1b是兩輸入保護(hù)門的電路符號(hào)；
[0012]圖2a是三輸入保護(hù)門的電路原理圖；
[0013]圖2b是三輸入保護(hù)門的電路符號(hào)；
[0014]圖3是本發(fā)明提出的一種全定制的五模冗余表決電路的原理圖；
[0015]圖4是本發(fā)明的實(shí)施例的示意圖。
【具體實(shí)施方式】
[0016]下面結(jié)合實(shí)施例和附圖對(duì)本發(fā)明提出的一種全定制的五模冗余表決電路做出詳細(xì)說明。
[0017]本發(fā)明提出的一種全定制的五模冗余表決電路是由兩個(gè)基本電路模塊組成:兩輸入保護(hù)門(Double-1nput-Guard-Gate,DIGG)和三輸入保護(hù)門(Triple-1nput-Guard-Gate,TIGG)。該兩種模塊的電路級(jí)原理圖和電路符號(hào)分別示于圖la、圖1b和圖2a、圖2b。由DIGG和TIGG的原理圖可以看出，當(dāng)它們的所有輸入均一致時(shí)，該兩種電路將實(shí)現(xiàn)反相器的功能。對(duì)于DIGG而言，當(dāng)其兩個(gè)輸入Al和A2不一致時(shí)，輸出Y將高阻；對(duì)于TIGG而言，當(dāng)其三個(gè)輸入Al、A2和A3不一致時(shí)，輸出Y將高阻。當(dāng)DIGG和TIGG的輸出高阻時(shí)，在輸出節(jié)點(diǎn)上預(yù)先建立的正確電平值將保持不變。
[0018]如圖3所示，本發(fā)明提出的一種全定制的五模冗余表決電路，包括有第一兩輸入保護(hù)門模塊DIGGl、第二兩輸入保護(hù)門模塊DIGG2和一個(gè)三輸入保護(hù)門模塊TIGG，其特征在于，所述的第一兩輸入保護(hù)門模塊DIGGl的兩個(gè)輸入端口 A4、A5和三輸入保護(hù)門模塊TIGG的三個(gè)輸入端口 A1、A2、A3分別構(gòu)成表決器的輸入端,所述的第一兩輸入保護(hù)門模塊DIGGl輸出端Y2和三輸入保護(hù)門模塊TIGG的輸出端Yl分別對(duì)應(yīng)連接所述的第二兩輸入保護(hù)門模塊DIGG2的兩個(gè)輸入端口，所述第二兩輸入保護(hù)門模塊DIGG2的輸出端Y構(gòu)成整個(gè)五模冗余表決電路的輸出端。
[0019]如圖4所不,所述的第一兩輸入保護(hù)門模塊DIGGl的兩個(gè)輸入端口 A4、A5和三輸入保護(hù)門模塊TIGG的三個(gè)輸入端口 A1、A2、A3連接至5個(gè)完全相同的模塊:模塊1、模塊2、模塊3、模塊4和模塊5，且所述的該5個(gè)模塊的輸出信號(hào)完全相同。該5個(gè)模塊的輸出通過本發(fā)明所述的全定制的五模冗余表決電路進(jìn)行表決輸出。
[0020]輸入Al、A2、A3、A4和A5分別來自模塊1、模塊2、模塊3、模塊4和模塊5這五個(gè)相同的模塊的輸出，在正常情況下，這5個(gè)輸入信號(hào)的電平值均相同。此時(shí)，表決器內(nèi)部節(jié)點(diǎn)Yl和Y2的電平值與5個(gè)輸入信號(hào)的電平值相反；節(jié)點(diǎn)Y的電平值與Yl和Y2相反。當(dāng)正確的信號(hào)電平在Y1、Y2和Y上建立起來后，若Al、Α2、A3、Α4和Α5中的任意I個(gè)、任意2個(gè)、任意3個(gè)或任意4個(gè)輸入信號(hào)發(fā)生SBU/MBUs,由于至少還有一個(gè)輸入信號(hào)的電平未變，則該信號(hào)驅(qū)動(dòng)的三輸入保護(hù)門模塊TIGG的輸出Yl或第一兩輸入保護(hù)門模塊DIGGl的輸出Y2將保持不變，因此輸出Y不變。由此可以得出結(jié)論，該五模冗余表決器電路能夠?qū)Πl(fā)生在輸入信號(hào)A1、A2、A3、A4和A5上的任意I位翻轉(zhuǎn)、任意2位翻轉(zhuǎn)、任意3位翻轉(zhuǎn)和任意4位翻轉(zhuǎn)進(jìn)行屏蔽，從而起到抗輻射加固的效果。如果該五模冗余表決器的內(nèi)部節(jié)點(diǎn)Yl、Y2發(fā)生SEE，則由于第二兩輸入保護(hù)門模塊DIGG2的屏蔽作用，該SEE不會(huì)向后級(jí)傳播；同時(shí)由于前端輸入信號(hào)未變，第一兩輸入保護(hù)門模塊DIGG1、三輸入保護(hù)門模塊TIGG保持對(duì)輸出節(jié)點(diǎn)的驅(qū)動(dòng)能力，因此這類SEE將最終被恢復(fù)。
【權(quán)利要求】
1.一種全定制的五模冗余表決電路，包括有第一兩輸入保護(hù)門模塊DIGGl、第二兩輸入保護(hù)門模塊DIGG2和一個(gè)三輸入保護(hù)門模塊TIGG，其特征在于，所述的第一兩輸入保護(hù)門模塊DIGGl的兩個(gè)輸入端口(A4、A5)和三輸入保護(hù)門模塊TIGG的三個(gè)輸入端口(A1、A2、A3)分別構(gòu)成表決電路輸入端,所述的第一兩輸入保護(hù)門模塊DIGGl輸出端(Y2)和三輸入保護(hù)門模塊TIGG的輸出端(Yl)分別對(duì)應(yīng)連接所述的第二兩輸入保護(hù)門模塊DIGG2的兩個(gè)輸入端口，所述第二兩輸入保護(hù)門模塊DIGG2的輸出端(Y)構(gòu)成整個(gè)五模冗余表決電路的輸出端。
2.根據(jù)權(quán)利要求1所述的一種全定制的五模冗余表決電路，其特征在于，所述的第一兩輸入保護(hù)門模塊DIGGl的兩個(gè)輸入端口(A4、A5)和三輸入保護(hù)門模塊TIGG的三個(gè)輸入端口( Al、A2、A3 )連接至輸出信號(hào)的電平值完全相同的5個(gè)相同的模塊(1、2、3、4、5 )，并對(duì)所述5個(gè)模塊(1、2、3、4、5)的輸出進(jìn)行表決輸出。
【文檔編號(hào)】G06F11/18GK103716030SQ201310755085
【公開日】2014年4月9日 申請(qǐng)日期:2013年12月30日 優(yōu)先權(quán)日:2013年12月30日
【發(fā)明者】徐江濤, 李淵清, 史再峰, 姚素英, 高靜 申請(qǐng)人:天津大學(xué)