異步隨機(jī)靜態(tài)存儲(chǔ)器三模冗余控制器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及存儲(chǔ)器抗福射容錯(cuò)技術(shù)領(lǐng)域，尤其設(shè)及一種異步隨機(jī)靜態(tài)存儲(chǔ)器=模 冗余控制器。
【背景技術(shù)】
[0002] 異步靜態(tài)隨機(jī)存儲(chǔ)器（StaticRandomAccessMemoir，W下簡(jiǎn)稱(chēng)異步SRAM)由于 具有集成度高、讀寫(xiě)速度快、低功耗W及與互補(bǔ)金屬氧化物半導(dǎo)體（ComplementaryMetal OxideSemicon化ctor，W下簡(jiǎn)稱(chēng)CMO巧工藝完全兼容等特點(diǎn)，被廣泛應(yīng)用于各類(lèi)電子設(shè)備 中進(jìn)行數(shù)據(jù)的存儲(chǔ)。在空間應(yīng)用領(lǐng)域，各個(gè)在軌航天器、衛(wèi)星載荷等等電子學(xué)設(shè)備中同樣 廣泛使用異步SRAM來(lái)進(jìn)行數(shù)據(jù)的存儲(chǔ)。由于空間環(huán)境中有各種各樣的粒子，例如質(zhì)子、電 子、a粒子、重離子、y射線等等。該些粒子轟擊到異步SRAM上將會(huì)發(fā)生多種單粒子效應(yīng) (S邸)，包括位移損傷、總劑量效應(yīng)等硬損傷，W及單粒子翻轉(zhuǎn)（SEU)等軟錯(cuò)誤。異步SRAM 在長(zhǎng)期大劑量福射環(huán)境下，尤其對(duì)單粒子翻轉(zhuǎn)效應(yīng)特別敏感，單粒子翻轉(zhuǎn)效應(yīng)將導(dǎo)致存儲(chǔ) 內(nèi)容發(fā)生'〇'、<1'之間突變，致使存儲(chǔ)的數(shù)據(jù)出錯(cuò)。一旦數(shù)據(jù)出錯(cuò)，將導(dǎo)致系統(tǒng)功能素亂， 危及航天器的可靠性、功能和壽命。
[0003] 隨著CMOS集成電路工藝的逐步微型化、器件的特征尺寸不斷減小，發(fā)生單粒子翻 轉(zhuǎn)的臨界電荷闊值越來(lái)越低。另一方面，系統(tǒng)對(duì)SRAM存儲(chǔ)器的容量需求越來(lái)越高，該種集 成度的提高進(jìn)一步導(dǎo)致SRAM存儲(chǔ)器發(fā)生單粒子翻轉(zhuǎn)的概率越來(lái)越大。
[0004] 為了抵御單粒子效應(yīng)，特別是單粒子翻轉(zhuǎn)效應(yīng)，目前往往從器件級(jí)和應(yīng)用級(jí)來(lái)對(duì) 異步SRAM來(lái)進(jìn)行加固。器件級(jí)是對(duì)器件設(shè)計(jì)和工藝本身進(jìn)行耐福照加固，例如中國(guó)發(fā)明 專(zhuān)利抗福射SRAM單元（專(zhuān)利申請(qǐng)?zhí)?01410223064. 8)中公開(kāi)了一種針對(duì)福射加固設(shè)計(jì)的 SRAM單元，另外還可W采用抗福照能力更好的SOI(Silicon化Insulator,簡(jiǎn)稱(chēng)SOI)工 藝來(lái)生產(chǎn)SRAM存儲(chǔ)器。但是該類(lèi)方法都僅是改善抗福射的能力，并不能從根本上杜絕福 射引起的單粒子翻轉(zhuǎn)效應(yīng)。因此，從應(yīng)用角度來(lái)對(duì)SRAM進(jìn)行抗福射加固是必須的。在系 統(tǒng)應(yīng)用中，一般采用S模冗余技術(shù)（Triplemo化larredundancy,TMR)或錯(cuò)誤檢測(cè)與糾 正編碼技術(shù)巧rrordetectionandcorrection,EDAC)來(lái)實(shí)現(xiàn)。S模冗余技術(shù)是將同一 個(gè)數(shù)據(jù)備份=份，通過(guò)=取二多數(shù)表決輸出正確數(shù)據(jù)，如果其中一份備份數(shù)據(jù)出錯(cuò)可W糾 正回來(lái)；EDAC技術(shù)則是對(duì)數(shù)據(jù)進(jìn)行編碼，增加校驗(yàn)位，然后通過(guò)解碼算法驗(yàn)證數(shù)據(jù)的正確 性，根據(jù)算法的復(fù)雜度可W完成1位或多位糾錯(cuò)。該些方法往往需要占用系統(tǒng)軟件的運(yùn)行 時(shí)間。例如，中國(guó)發(fā)明專(zhuān)利一種面向SRAM的抗SEU錯(cuò)誤積累的控制器及方法（專(zhuān)利申請(qǐng) 號(hào)201310648233. 8)，中國(guó)發(fā)明專(zhuān)利空間計(jì)算機(jī)抗單粒子翻轉(zhuǎn)的存儲(chǔ)器糾檢錯(cuò)與自動(dòng)回寫(xiě) 方法（專(zhuān)利申請(qǐng)?zhí)?00510041617. 9)。該樣將會(huì)造成軟件設(shè)計(jì)復(fù)雜化，浪費(fèi)大量微處理器 的處理時(shí)間，增加不可靠因素。針對(duì)邸AC技術(shù)，國(guó)內(nèi)外也開(kāi)展了專(zhuān)用邸AC巧片的研制，例 如S698MSoC巧片中邸AC模塊的設(shè)計(jì)與實(shí)現(xiàn)（黃琳，陳第虎，梁寶玉，等.中國(guó)集成電 路，2008, 112(9) : 50-54.)等。但是，EDAC編解碼復(fù)雜，糾錯(cuò)能力比TMR弱，執(zhí)行速度也受 限。因此，基于=模冗余的方式是最佳的。但是目前沒(méi)有一種有效的方案可W在不增加系 統(tǒng)軟件負(fù)擔(dān)、不改變系統(tǒng)微處理器軟件結(jié)構(gòu)的基礎(chǔ)上，對(duì)現(xiàn)有異步SRAM存儲(chǔ)器進(jìn)行=模冗 余控制而實(shí)現(xiàn)數(shù)據(jù)的容錯(cuò)處理。
[0005] 圖1為上述現(xiàn)有技術(shù)中異步隨機(jī)靜態(tài)存儲(chǔ)器的應(yīng)用場(chǎng)景示意圖。微處理器（單片 機(jī)、FPGA等）直接與SRAM連接，包括地址總線AcMr、數(shù)據(jù)總線化ta、片選信號(hào)CS(低電平有 效）、寫(xiě)使能信號(hào)WE(低電平有效）和讀使能信號(hào)0E(低電平有效）。該些信號(hào)是異步SRAM 的標(biāo)準(zhǔn)接口，不同型號(hào)的異步SRAM的讀寫(xiě)時(shí)序通常都是統(tǒng)一的，所不同的是數(shù)據(jù)總線化ta 和地址總線Ad化的位寬可能存在不同。
[0006] 圖2和圖3分別為上述現(xiàn)有技術(shù)中異步隨機(jī)靜態(tài)存儲(chǔ)器的寫(xiě)操作/讀操作的時(shí)序 示意圖。在片選信號(hào)CS為低、讀使能信號(hào)0E為高的情況下，寫(xiě)使能信號(hào)WE低電平期間將 數(shù)據(jù)化ta寫(xiě)入指定的地址Ad化中；在片選信號(hào)CS為低，寫(xiě)使能信號(hào)肥為高的情況下，讀 使能信號(hào)0E低電平期間，指定地址Ad化中的數(shù)據(jù)化ta將輸出。

【發(fā)明內(nèi)容】

[0007] 在下文中給出關(guān)于本發(fā)明的簡(jiǎn)要概述，W便提供關(guān)于本發(fā)明的某些方面的基本理 解。應(yīng)當(dāng)理解，該個(gè)概述并不是關(guān)于本發(fā)明的窮舉性概述。它并不是意圖確定本發(fā)明的關(guān) 鍵或重要部分，也不是意圖限定本發(fā)明的范圍。其目的僅僅是W簡(jiǎn)化的形式給出某些概念， W此作為稍后論述的更詳細(xì)描述的前序。
[0008] 本發(fā)明提供一種不占用系統(tǒng)軟件運(yùn)行時(shí)間且不改變微處理器軟件結(jié)構(gòu)即可實(shí)現(xiàn) SRAM=模冗余備份、多數(shù)表決及糾正功能的異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器。
[0009] 本發(fā)明提供一種異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器，包括：
[0010] 地址信號(hào)處理單元，分別連接微處理器和隨機(jī)靜態(tài)存儲(chǔ)器的地址信號(hào)引腳，用于 接收并處理所述微處理器輸出的第一地址信號(hào)，向所述隨機(jī)靜態(tài)存儲(chǔ)器輸出包含寫(xiě)操作地 址、讀操作地址或糾錯(cuò)操作地址的第二地址信號(hào)；
[0011] 寫(xiě)信號(hào)處理單元，分別連接所述微處理器和所述隨機(jī)靜態(tài)存儲(chǔ)器的寫(xiě)信號(hào)引腳， 并與所述地址信號(hào)處理單元連接，用于接收并處理所述微處理器輸出的第一寫(xiě)信號(hào)，向所 述隨機(jī)靜態(tài)存儲(chǔ)器輸出第二寫(xiě)信號(hào)，向所述地址信號(hào)處理單元輸出用于選通所述寫(xiě)操作地 址的選通信號(hào)；
[0012] 讀信號(hào)處理單元，分別連接所述微處理器和所述隨機(jī)靜態(tài)存儲(chǔ)器的讀信號(hào)引腳， 并與所述地址信號(hào)處理單元連接，用于接收并處理所述微處理器輸出的第一讀信號(hào)，向所 述隨機(jī)靜態(tài)存儲(chǔ)器輸出第二讀信號(hào)，向所述地址信號(hào)處理單元輸出用于選通所述讀操作地 址的選通信號(hào)；
[0013] =模冗余糾錯(cuò)單元，分別連接所述微處理器的數(shù)據(jù)信號(hào)引腳、錯(cuò)誤狀態(tài)信號(hào)引腳 和所述隨機(jī)靜態(tài)存儲(chǔ)器的數(shù)據(jù)信號(hào)引腳，并分別與所述讀信號(hào)處理單元、所述寫(xiě)信號(hào)處理 單元和所述地址信號(hào)處理單元連接，用于對(duì)輸入的=份備份數(shù)據(jù)進(jìn)行=模冗余比較，向所 述微處理器輸出錯(cuò)誤狀態(tài)信號(hào)和比較結(jié)果數(shù)據(jù)，對(duì)所述隨機(jī)靜態(tài)存儲(chǔ)器存儲(chǔ)的備份數(shù)據(jù)進(jìn) 行糾錯(cuò)。
[0014] 本發(fā)明提供的異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器設(shè)置在系統(tǒng)微處理器和異步 隨機(jī)靜態(tài)存儲(chǔ)器之間作為橋梁，將微處理器對(duì)異步隨機(jī)靜態(tài)存儲(chǔ)器的寫(xiě)/讀操作自動(dòng)轉(zhuǎn)換 為=模冗余和=取二多數(shù)表決操作時(shí)序，實(shí)現(xiàn)=模冗余容錯(cuò)的自動(dòng)處理，從而取代了在系 統(tǒng)軟件中處理=模冗余，減輕了系統(tǒng)軟件的負(fù)擔(dān)，同時(shí)無(wú)需改變系統(tǒng)微處理器軟件結(jié)構(gòu)，降 低了系統(tǒng)軟件設(shè)計(jì)的復(fù)雜性的同時(shí)保障了可靠性。綜上所述，本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器 =模冗余控制器具有結(jié)構(gòu)簡(jiǎn)單、兼容性強(qiáng)、適用范圍廣、可靠度高等優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0015] 參照下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例的說(shuō)明，會(huì)更加容易地理解本發(fā)明的W上和其 它目的、特點(diǎn)和優(yōu)點(diǎn)。附圖中的部件只是為了示出本發(fā)明的原理。在附圖中，相同的或類(lèi)似 的技術(shù)特征或部件將采用相同或類(lèi)似的附圖標(biāo)記來(lái)表示。
[0016] 圖1為現(xiàn)有技術(shù)中異步隨機(jī)靜態(tài)存儲(chǔ)器的應(yīng)用場(chǎng)景示意圖。
[0017] 圖2為現(xiàn)有技術(shù)中異步隨機(jī)靜態(tài)存儲(chǔ)器的寫(xiě)操作時(shí)序示意圖。
[0018] 圖3為現(xiàn)有技術(shù)中異步隨機(jī)靜態(tài)存儲(chǔ)器的讀操作時(shí)序示意圖。
[0019] 圖4為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的應(yīng)用場(chǎng)景示意圖。
[0020] 圖5為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的引腳結(jié)構(gòu)示意圖。
[0021] 圖6為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的內(nèi)部結(jié)構(gòu)示意圖。
[0022] 圖7為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的寫(xiě)信號(hào)延時(shí)模塊的結(jié)構(gòu)示 意圖。
[0023] 圖8為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的寫(xiě)信號(hào)延時(shí)模塊的時(shí)序示 意圖。
[0024] 圖9為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的寫(xiě)時(shí)序模塊的結(jié)構(gòu)示意圖。
[0025] 圖10為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的寫(xiě)時(shí)序模塊的時(shí)序示意 圖。
[0026] 圖11為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀信號(hào)延時(shí)模塊的結(jié)構(gòu)示 意圖。
[0027] 圖12為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀信號(hào)延時(shí)模塊的時(shí)序示 意圖。
[0028] 圖13為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀時(shí)序模塊的結(jié)構(gòu)示意 圖。
[0029] 圖14為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀時(shí)序模塊的時(shí)序示意 圖。
[0030] 圖15為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的地址計(jì)算模塊的結(jié)構(gòu)示意 圖。
[0031] 圖16為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的地址計(jì)算模塊的時(shí)序示意 圖。
[0032] 圖17為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器S模冗余控制器的寫(xiě)地址模塊的結(jié)構(gòu)示意 圖。
[0033] 圖18為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器S模冗余控制器的寫(xiě)地址模塊的時(shí)序示意 圖。
[0034] 圖19為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀地址模塊的結(jié)構(gòu)示意 圖。
[0035] 圖20為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀地址模塊的時(shí)序示意 圖。
[0036] 圖21為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器對(duì)異步隨機(jī)靜態(tài)存儲(chǔ)器地址 空間劃分的原理示意圖。
[0037] 圖22為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的糾錯(cuò)地址模塊的結(jié)構(gòu)示意 圖。
[0038] 圖23為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的糾錯(cuò)地址模塊第二個(gè)備份 數(shù)據(jù)出錯(cuò)時(shí)的時(shí)序示意圖。
[0039] 圖24為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的多數(shù)表決模塊的結(jié)構(gòu)示意 圖。
[0040] 圖25為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的多數(shù)表決模塊無(wú)錯(cuò)誤數(shù)據(jù) 時(shí)的時(shí)序不意圖。
[0041] 圖26為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的多數(shù)表決模塊有一個(gè)錯(cuò)誤 數(shù)據(jù)時(shí)的時(shí)序示意圖。
[0042] 圖27為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的多數(shù)表決模塊=個(gè)數(shù)據(jù)各 不相同時(shí)的時(shí)序示意圖。
[0043] 圖28為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的糾錯(cuò)時(shí)序模塊的結(jié)構(gòu)示意 圖。
[0044] 圖29為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的糾錯(cuò)時(shí)序模塊的時(shí)序示意 圖。
[0045] 圖30為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的寫(xiě)操作時(shí)序示意圖。
[0046] 圖31為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的無(wú)錯(cuò)誤數(shù)據(jù)時(shí)的讀操作時(shí) 序不意圖。
[0047] 圖32為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的有一個(gè)錯(cuò)誤數(shù)據(jù)時(shí)的讀操 作時(shí)序示意圖。
[0048] 圖33為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的=個(gè)數(shù)據(jù)各不相同時(shí)的讀 操作時(shí)序示意圖。
[0049] 圖34為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的寫(xiě)操作的內(nèi)部信號(hào)時(shí)序示 意圖。
[0050] 圖35為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀操作無(wú)錯(cuò)誤數(shù)據(jù)時(shí)的內(nèi) 部信號(hào)時(shí)序示意圖。
[0051] 圖36為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀操作有一個(gè)錯(cuò)誤數(shù)據(jù)時(shí) 的內(nèi)部信號(hào)時(shí)序示意圖。
[0052] 圖37為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀操作=個(gè)數(shù)據(jù)各不相同 時(shí)的內(nèi)部信號(hào)時(shí)序示意圖。
[0053] 圖38為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的寫(xiě)操作的仿真波形圖。
[0054] 圖39為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀操作無(wú)錯(cuò)誤數(shù)據(jù)時(shí)的仿 真波形圖。
[00巧]圖40為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀操作第一個(gè)數(shù)據(jù)出錯(cuò)時(shí) 的仿真波形圖。
[0056]圖41為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀操作第二個(gè)數(shù)據(jù)出錯(cuò)時(shí) 的仿真波形圖。
[0057]圖42為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀操作第=個(gè)數(shù)據(jù)出錯(cuò)時(shí) 的仿真波形圖。
[0058] 圖43為本發(fā)明異步隨機(jī)靜態(tài)存儲(chǔ)器=模冗余控制器的讀操作=個(gè)數(shù)據(jù)各不相同 時(shí)的仿真波形圖。
[005引 附圖標(biāo)記說(shuō)明：
[0060