用于AHB總線向Crossbar總線的通訊轉換橋設備的制作方法
【專利摘要】本發(fā)明涉及一種用于AHB總線向Crossbar總線的通訊轉換橋設備，包括有裝置本體，其特點是：裝置本體內設置有AHB總線，AHB總線上連接功能控制裝置，功能控制裝置分別連接有用來存放通過從機讀取數(shù)據(jù)的讀數(shù)據(jù)FIFO裝置，用來存放主機發(fā)出地址的地址FIFO裝置，控制FIFO裝置，地址產生裝置，數(shù)據(jù)選擇器，二輸入或門裝置。這樣，通過AHB總線，與各個功能FIFO裝置相配合，構成有效的轉接橋結構，實現(xiàn)AHB總線中主設備向Crossbar總線中的從設備發(fā)起的讀/寫操作，使數(shù)據(jù)在滿足兩邊總線各自的時序規(guī)范的同時可以無差錯的進行通信。
【專利說明】用于AHB總線向Crossbar總線的通訊轉換橋設備
【技術領域】
[0001]本發(fā)明涉及一種通訊轉換橋設備,尤其涉及一種用于AHB總線向Crossbar總線的通訊轉換橋設備。
【背景技術】
[0002]AHB(Advanced High-performance Bus)總線規(guī)范是AMBA總線規(guī)范的一部分。AMBA總線規(guī)范是ARM公司提出的總線規(guī)范。由于AMBA的規(guī)范是對外開放的，利用許可條款設計者可以免費的開發(fā)自己的AMBA接口，使得AMBA片上總線技術得到廣泛的應用。
[0003]AHB總線規(guī)范用來作為SoC設計的內部高速總線，掛載高速設備。AHB總線系統(tǒng)由主設備、從設備和基礎設備構成?；A設備由仲裁器、數(shù)據(jù)多路選擇器、地址控制多路選擇器和譯碼器構成。由需要占用總線的主設備向仲裁器提出占用總線請求，仲裁器授權給指定的主設備。任一時間周期只有一個主設備可以接入總線，對其指定的從設備進行讀寫操作?？偩€統(tǒng)一規(guī)劃從設備的地址，譯碼器根據(jù)地址選擇哪個從設備與主設備進行數(shù)據(jù)通信。授權訪問機制通過多路選擇器實現(xiàn):仲裁器將獲得授權的主設備序號傳輸給地址和寫數(shù)據(jù)多路，以選擇哪個主設備接入總線；地址譯碼器根據(jù)主設備需要訪問的地址選擇主設備，并為寫數(shù)據(jù)多路提供控制信號以選通相應的從設備。
[0004]主設備必須獲得授權接入總線，才可以進行AHB傳輸。這一過程開始于總線向仲裁器發(fā)出請求信號，然后仲裁器決定哪個主設備可以獲得授權接入總線。
[0005]獲得授權的總線開始AHB傳輸，首先發(fā)出地址和控制信號。這些信號提供地址信息、傳輸方向和帶寬以及burst類型。根據(jù)地址和控制信號確定主設備與哪個從設備鏈接，進行數(shù)據(jù)傳輸，數(shù)據(jù)傳輸通過數(shù)據(jù)總線完成。為避免出現(xiàn)三態(tài)總線，AHB將讀寫總線分開，寫數(shù)據(jù)總線用于從主設備到從設備的數(shù)據(jù)傳輸，讀數(shù)據(jù)總線用于從從設備到主設備的數(shù)據(jù)傳輸。每比傳輸包括一個地址和控制周期，一個或多個數(shù)據(jù)周期。地址控制周期不能被擴展，因此從設備必須在一個周期采樣地址信號。數(shù)據(jù)周期可以通過HREADY信號擴展。但HREADY為低時給傳輸加入一個等待狀態(tài)以使從設備從設備獲得額外的時間來提供或采樣數(shù)據(jù)。另外從設備通過響應信號HRESP反映傳輸狀態(tài)。
[0006]一般情況下主設備完成的完整的burst傳輸，仲裁器才會授權給其他的主設備接入總線。然而為避免過大的判決延遲，仲裁器也可能打斷burst傳輸。在這種情況下主設備必須請求再次接入總線以進行中斷的burst的剩余部分的傳輸。
[0007]Crossbar (即CrossPoint)被稱為交叉開關矩陣或縱橫式交換矩陣,它是業(yè)界公認的用于構建大容量系統(tǒng)的首選交換網(wǎng)絡結構?？偩€交換、環(huán)形交換和共享內存交換結構都是某種程度上的共享帶寬，而Crossbar結構的交換網(wǎng)完全突破了這種限制，在交換網(wǎng)絡內部沒有帶寬的瓶頸，不會因為帶寬資源不夠而產生阻塞。Crossbar結構的交換網(wǎng)采用了一種矩陣結構實現(xiàn)了無阻塞交換。Crossbar交換網(wǎng)絡在數(shù)據(jù)平面沒有任何瓶頸。這正是因為Crossbar引入了交換矩陣這種新的交換方式，摒棄了共享帶寬的交換方式，在數(shù)據(jù)交換方式上是一種革命性的變化。Crossbar交換網(wǎng)的擴展能力非常強，交換容量可以做的很大，基本不受硬件條件限制，目前單顆芯片交換容量在256G - 700G之間，多顆芯片可以構建T級乃至幾T容量的大型交換網(wǎng)絡，足以滿足當前和未來幾年網(wǎng)絡對交換容量的需求，并且隨著硬件集成技術的進步，單顆Crossbar芯片支持的容量會更大。
[0008]每一條輸入線路與每個輸出線路都有一個交叉點。在交叉點處由一個半導體開關連接輸入線路與輸出線路。當來自某個接口的輸入線路需要交換到另一個接口的輸出點時，在CPU或交換矩陣控制器的控制下，將交叉點的開關連接，數(shù)據(jù)就發(fā)送到另一個接口。

【發(fā)明內容】

[0009]本發(fā)明的目的就是為了解決現(xiàn)有技術中存在的上述問題，提供一種用于AHB總線向Crossbar總線的通訊轉換橋設備。
[0010]本發(fā)明的目的通過以下技術方案來實現(xiàn):
[0011]用于AHB總線向Crossbar總線的通訊轉換橋設備,包括有裝置本體,其中:所述的裝置本體內設置有AHB總線，所述的AHB總線上連接功能控制裝置，所述功能控制裝置分別連接有用來存放通過從機讀取數(shù)據(jù)的讀數(shù)據(jù)FIFO裝置，用來存放主機發(fā)出地址的地址FIFO裝置，控制FIFO裝置，地址產生裝置，數(shù)據(jù)選擇器，二輸入或門裝置；設AHB總線數(shù)據(jù)位寬為L，Crossbar的位寬為M，且L≥M，定義N=L/M，所述數(shù)據(jù)選擇器采用至少三個N位的數(shù)據(jù)選擇器MUX81、數(shù)據(jù)選擇器MUX82和數(shù)據(jù)選擇器MUX83組成，所述地址產生裝置的地址輸入端口為din81端口，輸出端口為dout81端口至dout8N端口。
[0012]上述的用于AHB總線向Crossbar總線的通訊轉換橋設備,其中:所述的控制FIFO裝置包括，寫時鐘輸入端口 wclk81,讀時鐘輸入端口 rclk81,控制輸入端口 writen_in81和readen_in81,控制信息輸入端口 write_in8,控制信息輸出端口 write_out81~write_out8N,空滿狀態(tài)輸出端口 read_out81，write_out81 ;AHB總線時鐘輸入給控制FIFO裝置的寫時鐘端口 wclk81,由Crossbar的總線時鐘輸入給控制FIFO裝置讀時鐘rclk81端口；由功能控制裝置cout81a端口和功能控制裝置cout81b端口產生的read_en8信號I和write_en81信號輸入到控制輸入端口 writen_in81和控制輸入端口 readen_in81 AHB總線中的Hwrite信號輸入到FIFO裝置的控制信息輸入端口 write_in8,及或門的輸入端口 ；由控制輸入端口 read_out81和控制輸入端口 write_out81產生Read_full81信號、ffrite_full8信號,輸入給功能控制裝置的控制coin81a端口和coin81b端口 ；由空滿狀態(tài)輸出端口 write_out81~write_out8N端口產生N個控制信號write81~write8N輸入到N位的數(shù)據(jù)選擇器MUX81的數(shù)據(jù)端口。
[0013]進一步地，上述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其中:所述的地址FIFO裝置包括，寫時鐘輸入端口 wclk82，讀時鐘輸入端口 rclk82，控制輸入端口 writen_in82和readen_in82,地址信息輸入端口 addr_in8,控制信息輸出端口 addr_out81~addr_out8N,空滿狀態(tài)輸出端口 read_out82, write_out82, AHB總線時鐘輸入給控制FIFO裝置的寫時鐘端口 wclk82，由Crossbar的總線時鐘輸入給控制FIFO裝置讀時鐘端口 rclk82,由功能控制裝置cout82a端口和cout82b端口產生的read_en82信號和write_en82信號輸入到控制輸入端口 writen_in82和控制輸入端口 readen_in82,由AHB總線中的Hdaddr信號輸入到信息輸入端addr_in8端口；由read_out82端口和write_out82端口產生Read_full82、Write_full82輸入給功能控制裝置的控制coin82a和coin82b端口 ；由addr—out81~addr—out8N端口產生N個地址信號addr81~addr8N輸入到N位的數(shù)據(jù)選擇器MUX82的數(shù)據(jù)端口。
[0014]更進一步地，上述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其中:所述的寫數(shù)據(jù)FIFO裝置，包括寫時鐘輸入端口 wclk83，讀時鐘輸入端口 rclk83，控制輸入端口 writen—in83、控制輸入端口 readen—in83，數(shù)據(jù)信息輸入端口 wdata—in8，控制信息輸出端口 wdata—out81~wdata—out8N，空滿狀態(tài)輸出端口 read—out83與空滿狀態(tài)輸出端口 write—out83，由AHB總線時鐘HCLK輸入給控制FIFO裝置的寫時鐘端口 wclk83，由Crossbar的總線時鐘TCLK輸入給控制FIFO裝置讀時鐘端口 rclk83 ；由功能控制裝置端口cout83a和功能控制裝置端口 cout83b產生的read—en83信號和write—en83信號輸入到控制輸入到控制輸入端口 writen—in83、控制輸入端口 readen—in83，由AHB總線中的Hwdata信號輸入到信息輸入端wdata—in8端口；由read—out83端口和write—out83端口產生Read—full83、Write—full83輸入給功能控制裝置的控制端口 coin83a和控制端口 coin83b端口；由wdata—out81~wdata—out8N端口產生N個數(shù)據(jù)信號addr81~addr8N輸入到N位的數(shù)據(jù)選擇器MUX83的數(shù)據(jù)端口。
[0015]更進一步地，上述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其中:所述的讀數(shù)據(jù)FIFO裝置包括，寫時鐘輸入端口 wclk84，讀時鐘輸入端口 rclk84，控制輸入端口writen—in84、控制輸入端口 readen—in84，數(shù)據(jù)信息輸入端為rdata—in8，控制信息輸出端口 rdata—out8，空滿狀態(tài)輸出端口 read—out84，空滿狀態(tài)輸出端口 write—out84，由AHB總線時鐘HCLK輸入給控制FIFO裝置的寫時鐘端口 wclk84，由CiOssbar的總線時鐘輸入給控制FIFO裝置讀時鐘端口 rclk84 ;由功能控制裝置的端口 cout84a和端口 cout84b產生的read—en84信號和write—en84信號輸入到控制輸入端口 writen—in84和端口 readen—in84 ；由Crossbar總線中的Crdata信號輸入到信息輸入端rdata—in8端口；由read—out84端口和write—out84端口產生Read—full84信號、Write—full84信號輸入給功能控制裝置的控制端口 coin84a和控制端口 coin84b ;由rdata—out8端口產生讀數(shù)據(jù)信號Hrdata8輸送到AHB總線的讀數(shù)據(jù)線Hrdata中。
[0016]更進一步地，上述的用于A`HB總線向Crossbar總線的通訊轉換橋設備，其中:所述的功能控制裝置包括，時鐘信號輸入端口 clk8 ;控制信號輸入端口 coin81a、coin81b、coin82a、coin82b、coin83a、coin83b、coin84a、coin84b、Hsel8 ;控制信號輸出端口cout81a、 cout81b、 cout82a、 cout82b、 cout83a、 cout83b、 cout84a、 cout84b、 selo81、selo82、selo83 ；由AHB總線時鐘HCLK輸入給功能控制裝置時鐘端口 clk8 ；由AHB總線選中信號Hsel輸入給功能控制裝置控制信號輸入端口 Hsel8 ；由控制FIFO裝置的read—out81端口和write—out81端口產生1^8(1—:[\11181、？1'；^6—:[\11181輸入給功能控制裝置的控制 coin81a 和 coin81b 端口 ；由地址 FIFO 裝置的 read—out82 端口和 write—out82 端口產生Read—full82、Write—full82輸入給功能控制裝置的控制coin82a和coin82b端口 ；由寫數(shù)據(jù) FIFO 裝置的 read—out83 端口和 write—out83 端口產生 Read—ful 183、Write—ful 183輸入給功能控制裝置的控制coin83a和coin83b端口 ；由讀數(shù)據(jù)FIFO裝置的read—out84端口和write—out84端口產生Read—ful 184、Write—ful 184輸入給功能控制裝置的控制coin84a和coin84b端口 ；由功能控制裝置cout81a和cout81b端口分別產生的read—en81和write—en81信號輸入到控制FIFO裝置的writen—in81和readen—in81端口 ；由功能控制裝置cout82a和cout82b端口分別產生的read_en82和write_en82信號輸入到地址FIFO裝置的writen_in82和readen_in82端口 ；由功能控制裝置cout83a和cout83b端口分別產生的read_en83和write_en83信號輸入到寫數(shù)據(jù)FIFO裝置的writen_in83和readen_in83端口 ；由功能控制裝置cout84a和cout84b端口分別產生的read_en84和write_en84信號輸入到讀數(shù)據(jù)FIFO裝置的writen_in84和readen_in84端口，同時Read_en84信號還要輸入給二輸入或門裝置0r8的輸入2端口 ；由功能控制裝置selo81端口輸出sel81信號到MUX81的選擇端，selo82端口輸出sel82信號到MUX82的選擇端，selo83端口輸出sel83信號到MUX83的選擇端。
[0017]更進一步地,上述的用于AHB總線向Crossbar總線的通訊轉換橋設備,其中:所述的功能控制裝置至少包括七種工作狀態(tài)，包括待機狀態(tài)，開始狀態(tài)，寫數(shù)據(jù)等待狀態(tài)；地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)，地址、控制信息發(fā)送狀態(tài)，讀數(shù)據(jù)等待狀態(tài)，讀數(shù)據(jù)發(fā)送狀態(tài)；所述七種工作狀態(tài)的轉換關系為，I)待機狀態(tài)；進入開始的條件是當Hsel8為高的時候，否則一直停留在該待機狀態(tài)；2)開始狀態(tài)；當Hwrite8彳目號為聞時下一狀態(tài)為與數(shù)據(jù)等待狀態(tài)；當HwriteS信號為低時下一狀態(tài)為地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)；3)寫數(shù)據(jù)等待狀態(tài)；進入地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)的條件是檢測Read_full83是否為低電平，當它為高時依舊停留在此狀態(tài)；4)地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)；當Read_full82為低電平時，則繼續(xù)判斷之前寫入控制FIFO裝置的下一位為低電平則進入地址、控制信息發(fā)送狀態(tài)；若之前寫入控制FIFO裝置的下一位為高電平則進入地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)；當Read_full82為高電平時，進入待機狀態(tài)；5)地址、控制信息發(fā)送狀態(tài)，下一狀態(tài)是讀數(shù)據(jù)等待狀態(tài)；6)讀數(shù)據(jù)等待狀態(tài)；若Read_full84為高時，則繼續(xù)停留在此狀態(tài)等待；若Read_full84為低時，則進入讀數(shù)據(jù)發(fā)送狀態(tài)；7)讀數(shù)據(jù)發(fā)送狀態(tài)，下一狀態(tài)是待機狀態(tài)。
[0018]更進一步地,上述的用于AHB總線向Crossbar總線的通訊轉換橋設備,其中:在不同狀態(tài)下對應的信號變化為，I)在待機狀態(tài)下，該狀態(tài)用于進行初始化，進入該狀態(tài)要對四個FIFO裝置做清空初始化，清空數(shù)據(jù)選擇器的選擇信號，清除FIFO裝置的讀與寫的使能；2)在開始狀態(tài)下，輸出地址FIFO裝置寫使能信號、控制FIFO裝置寫使能信號和寫數(shù)據(jù)FIFO裝置的寫使能信號用來存儲地址和控制信息，以及提前準備接收數(shù)據(jù)；其余信號依舊保持上一狀態(tài)的值；3)在寫數(shù)據(jù)等待狀態(tài)下，該狀態(tài)所有信號保持上一狀態(tài)的值；4)在地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)下，發(fā)送地址FIFO裝置的讀使能信號、控制FIFO裝置的讀使能信號和寫數(shù)據(jù)FIFO裝置的讀使能信號；其中MUX的選擇信號sell=sell+l、sel2=sel2+Usel3=sel3+3 ;其余信號依舊保持上一狀態(tài)的值；5)在地址、控制信息發(fā)送狀態(tài)下，發(fā)送地址FIFO裝置的讀使能信號、控制FIFO裝置的讀使能信號和讀數(shù)據(jù)FIFO裝置的寫使能信號；其余信號依舊保持上一狀態(tài)的值；6)在讀數(shù)據(jù)等待狀態(tài)下，該狀態(tài)所有信號保持上一狀態(tài)的值；7)在讀數(shù)據(jù)發(fā)送狀態(tài)下，發(fā)送讀數(shù)據(jù)FIFO裝置的讀使能信號；其余信號依舊保持上一狀態(tài)的值。
[0019]更進一步地,上述的用于AHB總線向Crossbar總線的通訊轉換橋設備,其中:所述的數(shù)據(jù)選擇器MUX81產生Cwrite8信號輸送到Crossbar總線上的控制線Cwrite,數(shù)據(jù)選擇器MUX82產生Caddr8信號輸送到Crossbar總線上的地址線Caddr，數(shù)據(jù)選擇器MUX83產生Cwdata8信號輸送到Crossbar總線上的寫數(shù)據(jù)線Cwdata, 二輸入或門裝置0r8產生Hready8信號輸入給AHB總線的準備好信號Hready。[0020]再進一步地,上述的用于AHB總線向Crossbar總線的通訊轉換橋設備,其中:地址產生裝置將AHB總線的地址線Hdaddr輸入到地址產生裝置的輸入端口 din81，由地址產生裝置產生地址信號daddr81~daddr8N輸入到地址FIFO裝置寫數(shù)據(jù)端口 daddr_in81~daddr_in8N,其中地址信號daddr81~daddr8N之間的關系如下所述，daddr81 =Hdaddr>daddr82=Hdaddr+l、daddr83=Hdaddr+2 直至 daddr8N=Hdaddr+N。
[0021]本發(fā)明技術方案的優(yōu)點主要體現(xiàn)在:通過AHB總線，與各個功能FIFO裝置相配合，構成有效的轉接橋結構，實現(xiàn)AHB總線中主設備向Crossbar總線中的從設備發(fā)起的讀/寫操作，使數(shù)據(jù)在滿足兩邊總線各自的時序規(guī)范的同時可以無出錯的進行通信。
【專利附圖】

【附圖說明】
[0022]本發(fā)明的目的、優(yōu)點和特點，將通過下面優(yōu)選實施例的非限制性說明進行圖示和解釋。
[0023]圖1是AHB到Crossbar同等位寬數(shù)據(jù)傳輸?shù)膶懖僮魇疽鈭D。
[0024]圖2是AHB到Crossbar不同位寬數(shù)據(jù)傳輸?shù)膶懖僮?AHB-32位,Crossbar-16位)示意圖。
[0025]圖3是AHB到Crossbar同等位寬數(shù)據(jù)傳輸?shù)淖x操作示意圖。
[0026]圖4是AHB總線向Crossbar總線的通訊轉換橋設備連接原理示意圖。
[0027]圖5是AHB到Crossbar不同位寬轉換橋示意圖。
[0028]圖6是AHB到Crossbar轉換橋狀態(tài)機示意圖。
【具體實施方式】
[0029]如圖1~6所示的用于AHB總線向Crossbar總線的通訊轉換橋設備，包括有裝置本體，其與眾不同之處在于:在裝置本體內設置有AHB總線，AHB總線上連接功能控制裝置。具體來說，所述功能控制裝置分別連接有用來存放通過從機讀取數(shù)據(jù)的讀數(shù)據(jù)FIFO裝置，用來存放主機發(fā)出地址的地址FIFO裝置，控制FIFO裝置(讀寫控制，I表示寫，O表示讀)，地址產生裝置，數(shù)據(jù)選擇器，二輸入或門裝置(0r8)。為了便于實現(xiàn)信號處理，設AHB總線數(shù)據(jù)位寬為L，Crossbar的位寬為M，且L≥M，定義N=L/M。同時，數(shù)據(jù)選擇器采用至少三個N位的數(shù)據(jù)選擇器MUX81、數(shù)據(jù)選擇器MUX82和數(shù)據(jù)選擇器MUX83組成。為了提高處理量，地址產生裝置的地址輸入端口為din81端口，輸出端口為dout81端口至dout8N端口。由此，地址產生裝置將AHB總線的地址線Hdaddr輸入到地址產生裝置的輸入端口 din81，由地址產生裝置產生地址信號daddr81~daddr8N輸入到地址FIFO裝置寫數(shù)據(jù)端口 daddr_in81~daddr_in8N。并且，其中的地址信號daddr81~daddr8N之間的關系如下所述，daddr81 =Hdaddr > daddr82=Hdaddr+l、daddr83=Hdaddr+2 直至 daddr8N=Hdaddr+N。
[0030]就本發(fā)明一較佳的實施方式來看，控制FIFO裝置包括，寫時鐘輸入端口 wclk81，讀時鐘輸入端口 rclk81,控制輸入端口 writen_in81和readen_in81,控制信息輸入端口 write_in8,控制信息輸出端口 write_out81~write_out8N,空滿狀態(tài)輸出端口 read_out81，write_out81。具體來說，AHB總線時鐘(HCLK)輸入給控制FIFO裝置的寫時鐘端口wclk81，由Crossbar的總線時鐘(TCLK)輸入給控制FIFO裝置讀時鐘rclk81端口。由功能控制裝置cout81a端口和功能控制裝置cout81b端口產生的read_en8信號I和write_en81信號輸入到控制輸入端口 writen—in81和控制輸入端口 readen—in81 ；)|# AHB總線中的Hwrite信號輸入到FIFO裝置的控制信息輸入端口 write—in8，及或門的輸入端口。由控制輸入端口 read—out81和控制輸入端口 write—out81產生Read—full81信號、Write—full8信號，輸入給功能控制裝置的控制coin81a端口和coin81b端口。由空滿狀態(tài)輸出端口 write—out81~write—out8N端口產生N個控制信號write81~write8N輸入到N位的數(shù)據(jù)選擇器MUX81的數(shù)據(jù)端口。
[0031]進一步來看，本發(fā)明釆用的地址FIFO裝置包括，寫時鐘輸入端口 wclk82，讀時鐘輸入端口 rclk82，控制輸入端口 writen—in82和readen—in82，地址信息輸入端口 addr—in8，控制信息輸出端口 addr—out81~addr—out8N，空滿狀態(tài)輸出端口 read—out82，write—out820具體來說，AHB總線時鐘輸入給控制FIFO裝置的寫時鐘端口 wclk82，由CiOssbai*的總線時鐘輸入給控制FIFO裝置讀時鐘端口 ιχ11?82，由功能控制裝置cout82a端口和cout82b端口產生的read—en82信號和write—en82信號輸入到控制輸入端口 writen—in82和控制輸入端口 readen—in82，由AHB總線中的Hdaddr信號輸入到信息輸入端addr—in8端口 ο 由 read—out82 端口和 write—out82 端口產生 Read—full82、Write—full82 輸入給功能控制裝置的控制coin82a和coin82b端口 ；*addr—out81~addr—out8N端口產生N個地址信號adctSl~adctSN輸入到N位的數(shù)據(jù)選擇器MUX82的數(shù)據(jù)端口。
[0032]為了有效寫入對應數(shù)據(jù)，寫數(shù)據(jù)FIFO裝置，包括寫時鐘輸入端口 wclk83，讀時鐘輸入端口 rclk83，控制輸入端口 writen—in83、控制輸入端口 readen—in83，數(shù)據(jù)信息輸入端口 wdata—in8，控制信息輸出端口 wdata—out81~wdata—out8N，空滿狀態(tài)輸出端口 read—out83與空滿狀態(tài)輸出端口 write—out83。由此，通過AHB總線時鐘HCLK輸入給控制FIFO裝置的寫時鐘端口 wclk83，由CiOssbar的總線時鐘TCLK輸入給控制FIFO裝置讀時鐘端口 rclk83。由功能控制裝置端口 cout83a和功能控制裝置端口 cout83b產生的read—en83信號和write—en83信號輸入到控制輸入到控制輸入端口 writen—in83、控制輸入端口readen—in83。并且，由AH`B總線中的Hwdata信號輸入到信息輸入端wdata—in8端口。同時，由 read—out83 端口和 write—out83 端口產生 Read—full83、Write—full83 輸入給功能控制裝置的控制端口 coin83a和控制端口 coin83b端口。并且，由wdata—out81~wdata—out8N端口產生N個數(shù)據(jù)信號adctSl~adctSN輸入到N位的數(shù)據(jù)選擇器MUX83的數(shù)據(jù)端□。
[0033]再進一步來看，為了適應前述的寫數(shù)據(jù)需要，實現(xiàn)對應的讀數(shù)據(jù)，釆用的讀數(shù)據(jù)FIFO裝置包括，寫時鐘輸入端口 wclk84，讀時鐘輸入端口 rclk84，控制輸入端口 writen—in84、控制輸入端口 readen—in84，數(shù)據(jù)信息輸入端為rdata—in8，控制信息輸出端口rdata—out8，空滿狀態(tài)輸出端口 read—out84，空滿狀態(tài)輸出端口 write—out84。實際處理時，由AHB總線時鐘HCLK輸入給控制FIFO裝置的寫時鐘端口 wclk84，由CiOssbai*的總線時鐘輸入給控制FIFO裝置讀時鐘端口 ιχ11?84。同時，由功能控制裝置的端口 cout84a和端口 cout84b產生的read—en84信號和write—en84信號輸入到控制輸入端口 writen—in84和端口 readen—in84。由Crossbar總線中的Crdata信號輸入到信息輸入端rdata—in8端口 ο 由 read—out84 端口和 write—out84 端口產生 Read—ful 184 信號、Write—ful 184 信號輸入給功能控制裝置的控制端口 coin84a和控制端口 coin84b。由rdata—out8端口產生讀數(shù)據(jù)信號Hrdata8輸送到AHB總線的讀數(shù)據(jù)線Hrdata中。[0034]考慮到能夠匹配不同的功能需要，采用功能控制裝置包括，時鐘信號輸入端口 clk8 ;控制信號輸入端 口 coin81a、coin81b、coin82a、coin82b、coin83a、coin83b、coin84a、coin84b、Hsel8 ;控制信號輸出端 口 cout81a、cout81b、cout82a、cout82b、cout83a、cout83b、cout84a、cout84b、selo81、selo82、selo83。實際處理時，由 AHB 總線時鐘HCLK輸入給功能控制裝置時鐘端口 clk8。同時，由AHB總線選中信號Hsel輸入給功能控制裝置控制信號輸入端口 Hsel8。由控制FIFO裝置的read_out81端口和write_out81端口產生Read_full81、Write_full81輸入給功能控制裝置的控制coin81a和coin81b端口。并且，由地址 FIFO 裝置的 read_out82 端口和 write_out82 端 口產生 Read_full82、Write_full82輸入給功能控制裝置的控制coin82a和coin82b端口 ；由寫數(shù)據(jù)FIFO裝置的read_out83端口和write_out83端口產生Read_full83、Write_full83輸入給功能控制裝置的控制 coin83a 和 coin83b 端口。由讀數(shù)據(jù) FIFO 裝置的 read_out84 端 口 和 write_out84端口產生Read_full84、Write_full84輸入給功能控制裝置的控制coin84a和coin84b端口 ；由功能控制裝置cout81a和cout81b端口分別產生的read_en81和write_en81信號輸入到控制FIFO裝置的writen_in81和readen_in81端口。由功能控制裝置cout82a和cout82b端口分別產生的read_en82和write_en82信號輸入到地址FIFO裝置的writen_in82和readen_in82端口 ；由功能控制裝置cout83a和cout83b端口分別產生的read_en83和write_en83信號輸入到寫數(shù)據(jù)FIFO裝置的writen_in83和readen_in83端口。由功能控制裝置cout84a和cout84b端口分別產生的read_en84和write_en84信號輸入到讀數(shù)據(jù)FIFO裝置的writen_in84和readen_in84端口，同時Read_en84信號還要輸入給二輸入或門裝置0r8的輸入2端口。由功能控制裝置selo81端口輸出sel81信號到MUX81的選擇端，selo82端口輸出sel82信號到MUX82的選擇端，selo83端口輸出sel83信號到MUX83的選擇端。
[0035]結合本發(fā)明的實際使用情況來看，采用的功能控制裝置至少包括七種工作狀態(tài)，包括待機狀態(tài)，開始狀態(tài)，寫數(shù)據(jù)等待狀態(tài)；地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)，地址、控制信息發(fā)送狀態(tài)，讀數(shù)據(jù)等待狀態(tài)，讀數(shù)據(jù)發(fā)送狀態(tài)。具體來說，七種工作狀態(tài)的轉換關系為，I)待機狀態(tài)；進入開始的條件是當Hsel8為高的時候，否則一直停留在該待機狀態(tài)；2)開始狀態(tài)；iHwrite8信號為高(主機發(fā)出寫數(shù)據(jù)命令)時下一狀態(tài)為寫數(shù)據(jù)等待狀態(tài)；iHwrite8信號為低(主機發(fā)出讀數(shù)據(jù)命令)時下一狀態(tài)為地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)；3)寫數(shù)據(jù)等待狀態(tài)；進入地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)的條件是檢測Read_full83是否為低電平(要寫的數(shù)據(jù)已經存入到寫數(shù)據(jù)FIFO裝置中)，當它為高(要寫的數(shù)據(jù)沒有存入到寫數(shù)據(jù)FIFO裝置中)時依舊停留在此狀態(tài)；4)地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)；當Read_full82為低電平(地址非空，則主機還需要和從機通信)時，則繼續(xù)判斷之前寫入控制FIFO裝置的下一位為低電平(讀命令)則進入地址、控制信息發(fā)送狀態(tài)；若之前寫入控制FIFO裝置的下一位為高電平(寫命令)則進入地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)；當Read_full82為高電平(地址已空，主機和從機通信已經結束)時，進入待機狀態(tài)；5)地址、控制信息發(fā)送狀態(tài)，下一狀態(tài)是讀數(shù)據(jù)等待狀態(tài)；6)讀數(shù)據(jù)等待狀態(tài)；若Read_full84為高(讀數(shù)據(jù)FIFO裝置為空，從設備還沒有將數(shù)據(jù)緩存至讀數(shù)據(jù)FIFO裝置)時，則繼續(xù)停留在此狀態(tài)等待；若Read_full84為低(讀數(shù)據(jù)FIFO裝置非空，從設備還已經將要讀的數(shù)據(jù)緩存至讀數(shù)據(jù)FIFO裝置)時，則進入讀數(shù)據(jù)發(fā)送狀態(tài)；7)讀數(shù)據(jù)發(fā)送狀態(tài)，下一狀態(tài)是待機狀態(tài)。[0036]再者，為了實現(xiàn)數(shù)據(jù)處理的順利過渡，在不同狀態(tài)下對應的信號變化為:1)在待機狀態(tài)下，該狀態(tài)用于進行初始化，進入該狀態(tài)要對四個FIFO裝置做清空初始化(將每個FIFO裝置復位)，清空數(shù)據(jù)選擇器的選擇信號(sell=0、sel2=0、sel3=0)，清除FIFO裝置的讀與寫的使能(Write_en81=0、Write_en82=0、Write_en83=0、Write_en84=0、Read_en81=0、Read_en82=0、Read_en83=0和Read_en84=0)。2)在開始狀態(tài)下，輸出地址FIFO裝置寫使能信號(Write_en82=l)、控制FIFO裝置寫使能信號(Write_en81=l)和寫數(shù)據(jù)FIFO裝置的寫使能信號(Write_en83=l)用來存儲地址和控制信息，以及提前準備接收數(shù)據(jù)；其余信號依舊保持上一狀態(tài)的值。3)在寫數(shù)據(jù)等待狀態(tài)下，該狀態(tài)所有信號保持上一狀態(tài)的值。4)在地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)下，發(fā)送地址FIFO裝置的讀使能信號(Read_en82=l)、控制FIFO裝置的讀使能信號(Read_en81=l)和寫數(shù)據(jù)FIFO裝置的讀使能信號(Read_en83=l)。其中 MUX 的選擇信號 sell=sell+l、sel2=sel2+l、sel3=sel3+3,其余信號依舊保持上一狀態(tài)的值。5)在地址、控制信息發(fā)送狀態(tài)下，發(fā)送地址FIFO裝置的讀使能信號(Read_en82=l)、控制FIFO裝置的讀使能信號(Read_en81=l)和讀數(shù)據(jù)FIFO裝置的寫使能信號(Write_en84=l);其余信號依舊保持上一狀態(tài)的值；6)在讀數(shù)據(jù)等待狀態(tài)下，該狀態(tài)所有信號保持上一狀態(tài)的值；7)在讀數(shù)據(jù)發(fā)送狀態(tài)下，發(fā)送讀數(shù)據(jù)FIFO裝置的讀使能信號(Read_en84=l);其余信號依舊保持上一狀態(tài)的值。
[0037]結合各個數(shù)據(jù)選擇器的實際工作情況來看，數(shù)據(jù)選擇器MUX81產生CwriteS信號輸送到Crossbar總線上的控制線Cwrite,數(shù)據(jù)選擇器MUX82產生Caddr8信號輸送到Crossbar總線上的地址線Caddr,數(shù)據(jù)選擇器MUX83產生Cwdata8信號輸送到Crossbar總線上的寫數(shù)據(jù)線Cwdata。同時，二輸入或門裝置0r8產生Hready8信號輸入給AHB總線的準備好信號Hready。
[0038]換句話說，采用本發(fā)明時，根據(jù)AHB地址信號和數(shù)據(jù)信號的流水線傳輸，需要在AHB至Corssbar增加相應的異步FIFO來保證AHB的主機可以順利訪問Corssbar的從機。該轉換橋在AHB總線上作為一個從設備工作，在Crossbar總線中作為主設備工作。
[0039]AHB主機對Crossbar從機訪問的信號變化時序圖如圖1 (同等位寬寫操作)、圖2為不同位寬寫操作、圖3為讀操作。其中圖4為兩總線采用相同位寬時的特殊情況，圖5為一般情況。如圖4所示，該AHB至Crossbar轉換橋總共包括3個模塊，分別是異步FIFO模塊、地址產生模塊和控制模塊以及3個N位的數(shù)據(jù)選擇器和I個二輸入或門。
[0040]異步FIFO裝置由4個FIFO組成，分別是:控制FIFO、地址FIFO、寫數(shù)據(jù)FIFO和讀數(shù)據(jù)FIFO?？刂艶IFO在HCLK時鐘上升沿觸發(fā)下存放AHB總線中主機發(fā)送過來控制信息Hwrite ;地址FIFO在HCLK時鐘上升沿觸發(fā)下存放主機發(fā)送過來的地址信息Hdaddr ;寫數(shù)據(jù)FIFO在HCLK的上升沿觸發(fā)下存放主機發(fā)送過來的數(shù)據(jù)信息Hwdata ;讀數(shù)據(jù)FIFO用來存放來自Crossbar從機的數(shù)據(jù)。異步FIFO的時序分別由AHB的時鐘和經過時鐘產生模塊后的TCLK時鐘分別控制。4個FIFO模塊將空滿標志位傳給，以方便進行下一步操作的控制。需要強調的是該數(shù)據(jù)FIFO的位寬由位寬較小的決定。
[0041]該系統(tǒng)的的地址轉換模塊的作用主要是當兩個總線位數(shù)不匹配時用于產生與數(shù)據(jù)相匹配的地址。本系統(tǒng)中的三個MUX的位數(shù)也要和兩總線的倍數(shù)相匹配。最后由MUX組來輸出相匹配的地址、數(shù)據(jù)和控制信息給從機。
[0042]本系統(tǒng)中寫數(shù)據(jù)FIFO和讀數(shù)據(jù)FIFO的位寬跟隨相應讀出的總線位寬變化，地址FIFO和控制FIFO也要根據(jù)相應的倍數(shù)成倍增加。而在讀數(shù)據(jù)時，位寬低的接口則只取與之相匹配的低位作為有效位，高位丟棄。下面兩個例子可以解釋地址產生模塊的工作過程:
[0043]例:AHB為32位總線，Crossbar為16位總線，則寫數(shù)據(jù)FIFO的位寬取16位，讀數(shù)據(jù)FIFO的位寬取32位。總共需要兩組地址FIFO、控制FIFO和寫數(shù)據(jù)FIFO來存儲和發(fā)送數(shù)據(jù)。
[0044]AHB 位寬(Hsize) /Crossbar 位寬(定值)=2
[0045]則地址產生模塊作用在AHB的主機對Crossbar從機寫數(shù)據(jù)上。當寫數(shù)據(jù)時地址產生模塊會自動地加2進行高字節(jié)的填充。通過I位的MUX進行數(shù)據(jù)、地址和控制信息輸出的切換。
[0046]而讀數(shù)據(jù)的FIFO則將會從Crossbar讀過來的數(shù)據(jù)寫入讀數(shù)據(jù)FIF0，將高16位自動填零，對應的地址信息不發(fā)生改變。
[0047]例:假若AHB為32位總線，Crossbar為128位總線，則相應的寫數(shù)據(jù)FIFO的位寬取32位，讀數(shù)據(jù)FIFO為32位。寫數(shù)據(jù)時自動將高位填充至零。
[0048]寫數(shù)據(jù)FIFO將從AHB總線上傳過來的數(shù)據(jù)自動存儲至低位，高位填充全零。
[0049]讀數(shù)據(jù)FIFO則需要進行數(shù)據(jù)拆分，存儲低32位。不同的是在這里只有低32位有效，高位無效。本系統(tǒng)的控制模塊主要控制整個模塊的工作使能，相應FIFO的寫使能和讀使能，以及和主設備的通信任務。如圖6所示。
[0050]首先，整個系統(tǒng)在接收到由主機發(fā)送過來的選中信號Hsel，開始準備接收AHB總線的信號。根據(jù)AHB總線中傳輸?shù)刂泛蛿?shù)據(jù)的流水方式，轉換橋會在第一個HCLK上升沿接收到由主機發(fā)送過來的地址和控制信息。地址信息直接存入相應的地址FIF0，控制信息在存入控制FIFO的同時還要輸送給控制模塊?？刂颇K在此時需檢測主機發(fā)過來的命令是讀還是寫。
[0051]如果檢測到是寫命令，則進入等待狀態(tài)，并且這時狀態(tài)機開始檢測寫數(shù)據(jù)FIFO空滿狀態(tài)，當寫數(shù)據(jù)FIFO非空時進入數(shù)據(jù)發(fā)送狀態(tài)。在數(shù)據(jù)發(fā)送狀態(tài)會在Crossbar總線的TCLK時鐘下同步發(fā)送地址、數(shù)據(jù)和控制信息至Crossbar總線。下面則檢測該寫數(shù)據(jù)FIFO是否非空，若FIFO非空，則繼續(xù)停留在發(fā)送數(shù)據(jù)狀態(tài)；如果FIFO已空則根據(jù)Hsel信號確定下一個狀態(tài)，當Hsel=I,表明還需要繼續(xù)傳送，回到開始狀態(tài)狀態(tài)，準備下一次的傳輸；當Hsel=O,表明傳輸結束，回到待機狀態(tài)。
[0052]如果檢測到是讀命令，則根據(jù)相應的組合邏輯使信號產生Hready=O (從機沒有準備好的信號)給主機，這時進入數(shù)據(jù)發(fā)送狀態(tài)，同樣的會在TCLK時鐘下同步發(fā)送地址和控制信息至Crossbar總線。然后進入等待狀態(tài)，這時控制器會檢測讀數(shù)據(jù)FIFO的空滿狀態(tài)，當檢測到讀數(shù)據(jù)FIFO為非空狀態(tài)則進入數(shù)據(jù)發(fā)送狀態(tài)。此時將數(shù)據(jù)通過Hrdata端口發(fā)送至AHB總線中，并同時產生準備好信號(Hready=l)。由于此時從Crossbar傳過來的數(shù)據(jù)高于AHB總線的高位無效，故此時不需要檢測讀數(shù)據(jù)FIFO的空滿狀態(tài)，直接根據(jù)Hsel信號確定下一個狀態(tài)，當Hsel=I,表明還需要繼續(xù)傳送，回到開始狀態(tài)，準備下一次的傳輸；當Hsel=O,表明本次傳輸結束，回到待機狀態(tài)。
[0053]通過上述的文字表述可以看出，采用本發(fā)明后，通過AHB總線，與各個功能FIFO裝置相配合，構成有效的轉接橋結構，實現(xiàn)AHB總線中主設備向Crossbar總線中的從設備發(fā)起的讀/寫操作，使數(shù)據(jù)在滿足兩邊總線各自的時序規(guī)范的同時可以無出錯的進行通信。[0054]這些實施例僅是應用本發(fā)明技術方案的典型范例，凡采取等同替換或者等效變換而形成的技術方案，均落在本發(fā)明要求保護的范圍之內。
【權利要求】
1.用于AHB總線向Crossbar總線的通訊轉換橋設備，包括有裝置本體，其特征在于： 所述的裝置本體內設置有AHB總線，所述的AHB總線上連接功能控制裝置，所述功能控制裝 置分別連接有用來存放通過從機讀取數(shù)據(jù)的讀數(shù)據(jù)FIFO裝置，用來存放主機發(fā)出地址的 地址FIFO裝置，控制FIFO裝置，地址產生裝置，數(shù)據(jù)選擇器，二輸入或門裝置；設AHB總線 數(shù)據(jù)位寬為L，Crossbar的位寬為M，且L≥M，定義N=L/M，所述數(shù)據(jù)選擇器采用至少三個N 位的數(shù)據(jù)選擇器MUX81、數(shù)據(jù)選擇器MUX82和數(shù)據(jù)選擇器MUX83組成，所述地址產生裝置的 地址輸入端口為din81端口，輸出端口為dout81端口至dout8N端口。
2.根據(jù)權利要求1所述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其特征 在于：所述的控制FIFO裝置包括，寫時鐘輸入端口 wclk81，讀時鐘輸入端口 rclk81，控制 輸入端口 writen_in81和readen_in81,控制信息輸入端口 write_in8,控制信息輸出端 口 write_out81 ?write_out8N,空滿狀態(tài)輸出端口 read_out81, write_out81 ；AHB 總線時 鐘輸入給控制FIFO裝置的寫時鐘端口 wclk81，由Crossbar的總線時鐘輸入給控制FIFO 裝置讀時鐘rclk81端口 ；由功能控制裝置cout81a端口和功能控制裝置cout81b端口產 生的read_en8信號1和write_en81信號輸入到控制輸入端口 writen_in81和控制輸入 端口 readen_in81 ;將AHB總線中的Hwrite信號輸入到FIFO裝置的控制信息輸入端口 write_in8,及或門的輸入端口 ；由控制輸入端口 read_out81和控制輸入端口 write_out81 產生Read_full81信號、Write_full8信號，輸入給功能控制裝置的控制coin81a端口和 coin81b端口 ；由空滿狀態(tài)輸出端口 write_out81?write_out8N端口產生N個控制信號 write81?write8N輸入到N位的數(shù)據(jù)選擇器MUX81的數(shù)據(jù)端口。
3.根據(jù)權利要求1所述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其特征在 于：所述的地址FIFO裝置包括，寫時鐘輸入端口 wclk82，讀時鐘輸入端口 rclk82，控制輸入 端口 writen_in82和readen_in82,地址信息輸入端口 addr_in8,控制信息輸出端口 addr_ out81?addr_out8N,空滿狀態(tài)輸出端口 read_out82, write_out82, AHB總線時鐘輸入給控 制FIFO裝置的寫時鐘端口 wclk82，由Crossbar的總線時鐘輸入給控制FIFO裝置讀時鐘端 口 rclk82,由功能控制裝置cout82a端口和cout82b端口產生的read_en82信號和write_ en82信號輸入到控制輸入端口 writen_in82和控制輸入端口 readen_in82,由AHB總線中 的Hdaddr信號輸入到信息輸入端addr_in8端口；由read_out82端口和write_out82端口 產生Read_full82、Write_full82輸入給功能控制裝置的控制coin82a和coin82b端口；由 addr_out81?addr_out8N端口產生N個地址信號addr81?addr8N輸入到N位的數(shù)據(jù)選擇 器MUX82的數(shù)據(jù)端口。
4.根據(jù)權利要求1所述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其特征 在于：所述的寫數(shù)據(jù)FIFO裝置，包括寫時鐘輸入端口 wclk83，讀時鐘輸入端口 rclk83，控 制輸入端口 writen_in83、控制輸入端口 readen_in83,數(shù)據(jù)信息輸入端口 wdata_in8,控 制信息輸出端口 wdata_out81?wdata_out8N,空滿狀態(tài)輸出端口 read_out83與空滿狀態(tài)輸 出端口 write_out83，由AHB總線時鐘HCLK輸入給控制FIFO裝置的寫時鐘端口 wclk83， 由Crossbar的總線時鐘TCLK輸入給控制FIFO裝置讀時鐘端口 rclk83 ;由功能控制裝置 端口 cout83a和功能控制裝置端口 cout83b產生的read_en83信號和write_en83信號輸 入到控制輸入到控制輸入端口 writen_in83、控制輸入端口 readen_in83,由AHB總線中的 Hwdata信號輸入到信息輸入端wdata_in8端口；由read_out83端口和write_out83端口產生Read_full83、Write_full83輸入給功能控制裝置的控制端口 coin83a和控制端口coin83b 端口；由 wdata_out81 ~wdata_out8N 端口產生 N 個數(shù)據(jù)信號 addr81 ~addr8N 輸入到N位的數(shù)據(jù)選擇器MUX83的數(shù)據(jù)端口。
5.根據(jù)權利要求1所述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其特征在于:所述的讀數(shù)據(jù)FIFO裝置包括，寫時鐘輸入端口 wclk84，讀時鐘輸入端口 rclk84，控制輸入端口 writen_in84、控制輸入端口 readen_in84,數(shù)據(jù)信息輸入端為rdata_in8,控制信息輸出端口 rdata_out8，空滿狀態(tài)輸出端口 read_out84，空滿狀態(tài)輸出端口 write_out84，由AHB總線時鐘HCLK輸入給控制FIFO裝置的寫時鐘端口 wclk84，由Crossbar的總線時鐘輸入給控制FIFO裝置讀時鐘端口 rclk84 ;由功能控制裝置的端口 cout84a和端口 cout84b產生的read_en84信號和write_en84信號輸入到控制輸入端口 writen_in84和端口 readen_in84 ；由Crossbar總線中的Crdata信號輸入到信息輸入端rdata_in8端口；由read_out84端口和write_out84端口產生Read_full84信號、Write_full84信號輸入給功能控制裝置的控制端口 coin84a和控制端口 coin84b ;由rdata_out8端口產生讀數(shù)據(jù)信號Hrdata8輸送到AHB總線的讀數(shù)據(jù)線Hrdata中。
6.根據(jù)權利要求1所述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其特征在于:所述的功能控制裝置包括，時鐘信號輸入端口 clk8 ;控制信號輸入端口 coinSla、coin81b、coin82a、coin82b、coin83a、coin83b、coin84a、coin84b、Hsel8 ;控制信號輸出端口 cout81a、cout81b、cout82a、cout82b、cout83a、cout83b、cout84a、cout84b、selo81、selo82、selo83 ;由AHB總線時鐘HCLK輸入給功能控制裝置時鐘端口 clk8 ;由AHB總線選中信號Hsel輸入給功能控制裝置控制信號輸入端口 Hsel8 ;由控制FIFO裝置的read_out81端口和write_out81端口產生Read_full81、Write_full81輸入給功能控制裝置的控制 coin81a 和 coin81b 端 P ；由地址 FIFO 裝置的 read_out82 端口和 write_out82 端口產生Read_full82、Write_full82輸入給功能控制裝置的控制coin82a和coin82b端口；由寫數(shù)據(jù) FIFO 裝置的 read_out83 端口和 write_out83 端口產生 Read_full83、Write_full83輸入給功能控制裝置的控制coin83a和coin83b端口 ；由讀數(shù)據(jù)FIFO裝置的read_out84端口和write_out84端口產生Read_full84、Write_full84輸入給功能控制裝置的控制coin84a和coin84b端口 ；由功能控制裝置cout81a和cout81b端口分別產生的read_en81和write_en81信號輸入到控制FIFO裝置的writen_in81和readen_in81端口 ；由功能控制裝置cout82a和cout82b端口分別產生的read_en82和write_en82信號輸入到地址FIFO裝置的writen_in82和readen_in82端口 ；由功能控制裝置cout83a和cout83b端口分別產生的read_en83和write_en83信號輸入到寫數(shù)據(jù)FIFO裝置的writen_in83和readen_in83端口 ；由功能控制裝置cout84a和cout84b端口分別產生的read_en84和write_en84信號輸入到讀數(shù)據(jù)FIFO裝置的writen_in84和readen_in84端口，同時Read_en84信號還要輸入給二輸入或門裝置0r8的輸入2端口 ；由功能控制裝置selo81端口輸出sel81信號到MUX81的選擇端，selo82端口輸出sel82信號到MUX82的選擇端，selo83端口輸出sel83信號到MUX83的選擇端。
7.根據(jù)權利要求6所述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其特征在于:所述的功能控制裝置至少包括七種工作狀態(tài)，包括待機狀態(tài)，開始狀態(tài)，寫數(shù)據(jù)等待狀態(tài)；地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)，地址、控制信息發(fā)送狀態(tài)，讀數(shù)據(jù)等待狀態(tài)，讀數(shù)據(jù)發(fā)送狀態(tài)；所述七種工作狀態(tài)的轉換關系為，I)待機狀態(tài)；進入開始的條件是當Hsel8為高的時候，否則一直停留在該待機狀態(tài)；2)開始狀態(tài)；當Hwrite8信號為高時下一狀態(tài)為寫數(shù)據(jù)等待狀態(tài)；當HwriteS信號為低時下一狀態(tài)為地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)；3)寫數(shù)據(jù)等待狀態(tài)；進入地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)的條件是檢測Read_full83是否為低電平，當它為高時依舊停留在此狀態(tài)；4)地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)；當Read_full82為低電平時，則繼續(xù)判斷之前寫入控制FIFO裝置的下一位為低電平則進入地址、控制信息發(fā)送狀態(tài)；若之前寫入控制FIFO裝置的下一位為高電平則進入地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)；當Read_full82為高電平時，進入待機狀態(tài)；5)地址、控制信息發(fā)送狀態(tài)，下一狀態(tài)是讀數(shù)據(jù)等待狀態(tài)；6)讀數(shù)據(jù)等待狀態(tài)；若Read_full84為聞時，則繼續(xù)停留在此狀態(tài)等待；若Read_full84為低時，則進入讀數(shù)據(jù)發(fā)送狀態(tài)；7)讀數(shù)據(jù)發(fā)送狀態(tài)，下一狀態(tài)是待機狀態(tài)。
8.根據(jù)權利要求7所述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其特征在于:在不同狀態(tài)下對應的信號變化為，I)在待機狀態(tài)下，該狀態(tài)用于進行初始化，進入該狀態(tài)要對四個FIFO裝置做清空初始化，清空數(shù)據(jù)選擇器的選擇信號，清除FIFO裝置的讀與寫的使能；2)在開始狀態(tài)下，輸出地址FIFO裝置寫使能信號、控制FIFO裝置寫使能信號和寫數(shù)據(jù)FIFO裝置的寫使能信號用來存儲地址和控制信息，以及提前準備接收數(shù)據(jù)；其余信號依舊保持上一狀態(tài)的值；3)在寫數(shù)據(jù)等待狀態(tài)下，該狀態(tài)所有信號保持上一狀態(tài)的值；4)在地址、控制、數(shù)據(jù)信息發(fā)送狀態(tài)下，發(fā)送地址FIFO裝置的讀使能信號、控制FIFO裝置的讀使能信號和寫數(shù)據(jù)FIFO裝置的讀使能信號；其中MUX的選擇信號sell= sell+Usel2=sel2+l、sel3=sel3+3 ;其余信號依舊保持上一狀態(tài)的值；5)在地址、控制信息發(fā)送狀態(tài)下，發(fā)送地址FIFO裝置的讀使能信號、控制FIFO裝置的讀使能信號和讀數(shù)據(jù)FIFO裝置的寫使能信號；其余信號依舊保持上一狀態(tài)的值；6)在讀數(shù)據(jù)等待狀態(tài)下，該狀態(tài)所有信號保持上一狀態(tài)的值；7)在讀數(shù)據(jù)發(fā)送狀態(tài)下，發(fā)送讀數(shù)據(jù)FIFO裝置的讀使能信號；其余信號依舊保持上一狀態(tài)的值。
9.根據(jù)權利要求1所述的用于AHB總線向Crossbar總線的通訊轉換橋設備，其特征在于:所述的數(shù)據(jù)選擇器MUX81產生Cwrite8信號輸送到Crossbar總線上的控制線Cwrite,數(shù)據(jù)選擇器MUX82產生Caddr8信號輸送到Crossbar總線上的地址線Caddr,數(shù)據(jù)選擇器MUX83產生Cwdata8信號輸送到Crossbar總線上的寫數(shù)據(jù)線Cwdata, 二輸入或門裝置0r8產生Hready8信號輸入給AHB總線的準備好信號Hready。
10.用于AHB總線向Crossbar總線的通訊轉換方法，其特征在于:地址產生裝置將AHB總線的地址線Hdaddr輸入到地址產生裝置的輸入端口 din81，由地址產生裝置產生地址信號daddr81~daddr8N輸入到地址FIFO裝置寫數(shù)據(jù)端口 daddr_in81~daddr_in8N，其中地址信號 daddr81 ~daddr8N 之間的關系如下所述，daddr81 =Hdaddr> daddr82=Hdaddr+l、daddr83=Hdaddr+2 直至 daddr8N=Haddr+N。
【文檔編號】G06F13/40GK103761208SQ201310465255
【公開日】2014年4月30日 申請日期:2013年10月8日 優(yōu)先權日:2013年10月8日
【發(fā)明者】吳迪, 陳鑫, 張珂 申請人:蘇州愛思索電子科技有限公司