可認(rèn)證的非揮發(fā)性內(nèi)存組件及其操作及制造方法【專利摘要】本發(fā)明提供一種內(nèi)存組件封裝封住兩個分開的芯片，一個是標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路（“IC”）芯片，及另一個是合適的認(rèn)證IC芯片。任一芯片可堆棧于另一芯片上，或芯片可并排放置。外部接點(diǎn)可對應(yīng)標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存IC芯片的電源及信號需求，使得內(nèi)存組件封裝的輸出-引腳可表示為標(biāo)準(zhǔn)的輸出引腳。認(rèn)證IC芯片的電源及信號需求可滿足用于非揮發(fā)性內(nèi)存集成電路芯片的一些或全部引腳，或滿足組件封裝的其他未使用的引腳。一或多個額外外部接點(diǎn)可專門加入于認(rèn)證集成電路芯片。一或多個信號可專屬于標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存IC芯片與認(rèn)證IC芯片之間。【專利說明】可認(rèn)證的非揮發(fā)性內(nèi)存組件及其操作及制造方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明是有關(guān)于一種數(shù)字內(nèi)存組件，且特別是有關(guān)于一種可被認(rèn)證的非揮發(fā)性內(nèi)存組件及其操作方法與制造方法?！?br>背景技術(shù)：
】[0002]通常，非揮發(fā)性內(nèi)存(且特別是包括NOR及NAND型態(tài)的所有類型的閃存)由于其顯著的成本優(yōu)勢已變得日益普遍?，F(xiàn)今，不同接口的閃存可以被獲得，其范圍從傳統(tǒng)的NAND接口至低引腳數(shù)串行式(lowpincountserial)NAND接口、以及包括單SP1、雙SPI及四SPI的串行式外圍接口(SerialPeripheralInterface，“SPI”)、以及四外圍接口(QuadPeripheralInterface,“QPI”)。從美國加州圣荷西(SanJose,California,USA)的華邦電子股份有限公司購得的SPIFLASH(RTM)，產(chǎn)品號W25Q128FV(參看華邦電子股份有限公司，數(shù)據(jù)單:SpiFlash3V128M-BitSerialFlashMemorywithDual/QuadSPI&QPI,版本D，2012年10月I日)，即是一個成功的串行式閃存組件的實(shí)例。[0003]非揮發(fā)性內(nèi)存被廣泛地使用在今日的包括個人計(jì)算機(jī)系統(tǒng)及工作站的數(shù)字電子設(shè)備；包括手機(jī)、智能型手機(jī)、手機(jī)式平板(Phablets)及書寫平板(tablets)的移動通訊組件；例如MP3播放器及電玩組件的娛樂系統(tǒng)；醫(yī)藥組件控制器；以及云端系統(tǒng)。儲存于此種非揮發(fā)性內(nèi)存上的信息的安全性對計(jì)算機(jī)產(chǎn)業(yè)始終是重要的事。而解決此種數(shù)字電子設(shè)備的安全性上的弱點(diǎn)(securityvulnerabilities)為保持產(chǎn)業(yè)運(yùn)作的不可或缺部分。[0004]很多使用于上述數(shù)字電子設(shè)備的非揮發(fā)性內(nèi)存與用以運(yùn)行儲存于非揮發(fā)性內(nèi)存中的計(jì)算機(jī)碼及存取數(shù)字?jǐn)?shù)據(jù)的處理機(jī)(微處理機(jī)或控制器)是被分開封裝的。這樣的分開的封裝會表現(xiàn)出安全性上的弱點(diǎn)。參照圖1，上述的計(jì)算機(jī)碼及/或存取數(shù)字?jǐn)?shù)據(jù)可以多種方式被惡意地存取及/或修改，例如(舉例來說)，透過分接至(tappinginto)一或多個例如為系統(tǒng)控制器10與非揮發(fā)性內(nèi)存組件12的間的數(shù)據(jù)輸入(datain，“DI”)及數(shù)據(jù)輸出(dataout，“D0”)的線路14，再將探針直接連接至已封裝的非揮發(fā)性內(nèi)存組件12的一或多個引腳的延伸部位；當(dāng)已封裝的非揮發(fā)性內(nèi)存組件12被安裝于數(shù)字電子設(shè)備中時，強(qiáng)迫讀取及/或修改已封裝的非揮發(fā)性內(nèi)存組件12的內(nèi)容；以及將非揮發(fā)性內(nèi)存組件12從數(shù)字電子設(shè)備中物理性的移除來讀取及/或修改內(nèi)容。[0005]一般使用非揮發(fā)性內(nèi)存組件來儲存用于各種類型應(yīng)用的可執(zhí)行碼(executablecode),包括機(jī)頂盒(settopboxes)、手機(jī)、個人計(jì)算機(jī)、調(diào)制解調(diào)器等等，以及多種不同的應(yīng)用。通常儲存于非揮發(fā)性內(nèi)存組件(且特別是用于個人計(jì)算機(jī)的閃存組件)上的一種類型的碼，一般已知的是基本輸入輸出系統(tǒng)(BasicInput/Outputsystem,“B1S”)碼。B1S碼促進(jìn)硬件的初始化處理以及對操作系統(tǒng)進(jìn)行過渡控制(transit1ncontrol)?；贐1S在系統(tǒng)構(gòu)造(architecture)內(nèi)的獨(dú)一無二及特殊的權(quán)利地位,藉由惡意對B1S進(jìn)行未被授權(quán)的(unauthorized)修改會構(gòu)成系統(tǒng)的嚴(yán)重的威脅。B1S安全性由DavidCooper等人在2011年4月，國家標(biāo)準(zhǔn)技術(shù)研究所(Nat1nalInstituteofStandardsandTechnology,“NIST”)中被發(fā)表于B1SProtect1nGuidelines:SpecialPublicat1n800-147。[0006]圖2繪示子系統(tǒng)20的一實(shí)例，子系統(tǒng)20用于避免嵌入于可修改的非揮發(fā)性內(nèi)存組件(例如閃存)中的B1S程序代碼被未授權(quán)的修改，其并被揭露于1998年12月I日授予Davis的美國專利第5，844，986號。主機(jī)處理機(jī)21及系統(tǒng)內(nèi)存23經(jīng)由芯片組(作為接口)22與密碼協(xié)處理機(jī)(cryptographiccoprocessor)配置于系統(tǒng)總線24上,密碼協(xié)處理機(jī)25包括總線接口26、處理單元27及具有B1S程序代碼29的非揮發(fā)性內(nèi)存28，并用以執(zhí)行基于公用/私人密鑰協(xié)議(public/privatekeyprotocol)的B1S升級的認(rèn)證及驗(yàn)證(validat1n)。藉由核對(verify)嵌入于B1S升級中的數(shù)字簽名(signature)來執(zhí)行認(rèn)證。雖然圖標(biāo)中主機(jī)處理機(jī)21與密碼協(xié)處理機(jī)25是分開的，但密碼協(xié)處理機(jī)25可為主機(jī)處理機(jī)21的一部分。在此情況下，主機(jī)處理機(jī)21直接存取B1S程序代碼29而不需經(jīng)由系統(tǒng)總線24。[0007]雖然執(zhí)行密碼處理的安全引擎(securityengine)與欲保衛(wèi)的儲存程序代碼及/或數(shù)據(jù)的非揮發(fā)性內(nèi)存可為分開且分離的組件，將非揮發(fā)性內(nèi)存(例如串行式閃存)以及安全引擎亦可為一基板上的單一集成電路。【
發(fā)明內(nèi)容】[0008]本發(fā)明的一實(shí)施例為一種內(nèi)存組件，其包括:封裝主體；非揮發(fā)性內(nèi)存集成電路芯片，包含于封裝主體(packagebody)中且包括第一接口、稱接至第一接口的控制邏輯、以及耦接至控制邏輯與第一接口的非揮發(fā)性內(nèi)存數(shù)組；認(rèn)證集成電路芯片，包含于封裝主體中且包括第二接口、耦接至第二接口的認(rèn)證引擎、耦接至認(rèn)證引擎的揮發(fā)性內(nèi)存緩存器、以及耦接至認(rèn)證引擎與第二接口的非揮發(fā)性內(nèi)存數(shù)組；以及接點(diǎn)，從封裝主體延伸或配置于封裝主體上，且接點(diǎn)電性耦接至第一接口與第二接口。[0009]本發(fā)明的另一實(shí)施例為非揮發(fā)性內(nèi)存集成電路芯片的認(rèn)證方法，所述非揮發(fā)性內(nèi)存集成電路芯片包含于封裝主體中且具有從封裝主體延伸或配置于封裝主體上的多數(shù)個接點(diǎn)，所述非揮發(fā)性內(nèi)存集成電路芯片具有電性耦接到至少一些所述接點(diǎn)的第一接口，所述認(rèn)證方法包括:在包含于封裝主體中的認(rèn)證集成電路芯片的非揮發(fā)性內(nèi)存數(shù)組中儲存原始密鑰，所述認(rèn)證集成電路芯片更包括第二接口以及耦接至第二接口的認(rèn)證引擎，所述非揮發(fā)性內(nèi)存數(shù)組耦接至認(rèn)證引擎以及第二接口；在認(rèn)證集成電路芯片的非揮發(fā)性內(nèi)存數(shù)組內(nèi)保持單調(diào)計(jì)數(shù)；在認(rèn)證引擎內(nèi)加密(encrypting)單調(diào)計(jì)數(shù)以產(chǎn)生已加密的計(jì)數(shù)；以及將已加密的計(jì)數(shù)經(jīng)由所述第二界面從所述認(rèn)證引擎供給(furnishing)所述接點(diǎn)的一者，所述第二接口電性耦接到至少一些所述接點(diǎn)。[0010]本發(fā)明的另一實(shí)施例為非揮發(fā)性內(nèi)存集成電路芯片的認(rèn)證方法，所述非揮發(fā)性內(nèi)存集成電路芯片包含于封裝主體中且具有從封裝主體延伸或配置于封裝主體上的多數(shù)個接點(diǎn)，所述非揮發(fā)性內(nèi)存集成電路芯片具有電性耦接到至少一些所述接點(diǎn)的第一接口，所述認(rèn)證方法包括:在包含于封裝主體中的認(rèn)證集成電路芯片的非揮發(fā)性內(nèi)存數(shù)組中儲存原始密鑰，所述認(rèn)證集成電路芯片更包括第二接口、耦接至第二接口的認(rèn)證引擎、以及耦接至認(rèn)證引擎的揮發(fā)性內(nèi)存緩存器，所述非揮發(fā)性內(nèi)存數(shù)組耦接至認(rèn)證引擎以及第二接口；在認(rèn)證集成電路芯片的非揮發(fā)性內(nèi)存數(shù)組內(nèi)保持單調(diào)計(jì)數(shù)；認(rèn)證集成電路芯片接收與用于提供單調(diào)計(jì)數(shù)的密鑰哈希訊息認(rèn)證碼(keyed-hashmessageauthenticat1ncode;密鑰HMAC)相關(guān)的請求(request);將單調(diào)計(jì)數(shù)經(jīng)由第二接口從認(rèn)證引擎供給所述接點(diǎn)的一者，第二接口電性耦接到至少一些所述接點(diǎn)；認(rèn)證集成電路芯片接收與用于增加單調(diào)計(jì)數(shù)的密鑰HMAC相關(guān)的請求；以及在認(rèn)證集成電路芯片中增加單調(diào)計(jì)數(shù)。[0011]本發(fā)明的另一實(shí)施例為內(nèi)存組件的制造方法，包括:將標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片及認(rèn)證集成電路芯片堆棧在一起，以形成芯片在芯片上(die-on-die)堆棧，所述標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片包括第一接口、耦接至第一接口的控制邏輯、以及耦接至控制邏輯與第一接口的非揮發(fā)性內(nèi)存數(shù)組，且所述認(rèn)證集成電路芯片包括第二接口、耦接至第二接口的認(rèn)證引擎、耦接至認(rèn)證引擎的揮發(fā)性內(nèi)存緩存器、以及耦接至認(rèn)證引擎與第二接口的非揮發(fā)性內(nèi)存數(shù)組；將多數(shù)個接點(diǎn)電性耦接至第一接口與第二接口；以及將芯片在芯片上堆棧囊封(encapsulating)于封裝主體中，所述接點(diǎn)從封裝主體延伸或配置于封裝主體上。[0012]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下?！緦＠綀D】【附圖說明】[0013]通過參照附圖詳細(xì)描述其示例實(shí)施方式，本公開的上述和其它特征及優(yōu)點(diǎn)將變得更加明顯。[0014]圖1為不可信賴的內(nèi)存子系統(tǒng)的方塊示意圖。[0015]圖2為用于計(jì)算機(jī)的B1S的可信賴的非揮發(fā)性內(nèi)存子系統(tǒng)的方塊示意圖。[0016]圖3為可信賴的非揮發(fā)性內(nèi)存組件及控制器的方塊示意圖。[0017]圖4為適用于圖3的可信賴的非揮發(fā)性內(nèi)存組件的閃存集成電路芯片的方塊示意圖。[0018]圖5為適用于圖3的可信賴的非揮發(fā)性內(nèi)存組件的認(rèn)證集成電路芯片的方塊示意圖。[0019]圖6為包含認(rèn)證集成電路芯片的一閃存組件的打線(bonding)上視圖，其中認(rèn)證集成電路芯片裝設(shè)于串行式閃存芯片上且接合至(bondedto)外部接點(diǎn)。[0020]圖7為圖6的已封裝的閃存組件的側(cè)視圖。[0021]圖8為包含認(rèn)證集成電路芯片的另一閃存組件的打線上視圖，其中認(rèn)證集成電路芯片裝設(shè)于串行式閃存芯片上且接合至外部接點(diǎn)。[0022]圖9為顯示不同類型聯(lián)機(jī)(connect1ns)的已封裝的閃存組件的側(cè)視圖。[0023]圖10為顯示認(rèn)證集成電路芯片與內(nèi)存組件的非揮發(fā)性內(nèi)存集成電路芯片之間以及至組件之外部引腳的說明性內(nèi)聯(lián)機(jī)組(setofinterconnect1ns)ο[0024]圖11為顯示認(rèn)證集成電路芯片與內(nèi)存組件的非揮發(fā)性內(nèi)存集成電路芯片之間以及至組件之外部弓丨腳的另一說明性內(nèi)聯(lián)機(jī)組。[0025]圖12為顯示認(rèn)證集成電路芯片與內(nèi)存組件的非揮發(fā)性內(nèi)存集成電路芯片之間以及至組件之外部弓丨腳的另一說明性內(nèi)聯(lián)機(jī)組。[0026]圖13為顯示認(rèn)證集成電路芯片與內(nèi)存組件的非揮發(fā)性內(nèi)存集成電路芯片之間以及至組件之外部弓丨腳的另一說明性內(nèi)聯(lián)機(jī)組。[0027]圖14為包含認(rèn)證集成電路芯片的另一閃存組件的打線上視圖，認(rèn)證集成電路芯片裝設(shè)于串行式閃存芯片上，且另一閃存組件包括用于外部接點(diǎn)及內(nèi)部芯片至芯片(die-to-die)接點(diǎn)的打線接合(wirebonds)。[0028]圖15為包含認(rèn)證集成電路芯片的另一閃存組件的打線上視圖，其中認(rèn)證集成電路芯片裝設(shè)于串行式閃存芯片上，且另一閃存組件包括用于外部接點(diǎn)及內(nèi)部芯片至芯片接點(diǎn)的打線接合。[0029]圖16為一種預(yù)啟動(pre-boot)認(rèn)證處理的流程圖。[0030]圖17為一種單調(diào)計(jì)數(shù)器讀取處理的流程圖。[0031]圖18為一種B1S碼升級處理的流程圖。[0032]圖19為一種內(nèi)存組件認(rèn)證處理的流程圖。[0033]其中，附圖標(biāo)記說明如下:[0034]10:系統(tǒng)控制器[0035]12:非揮發(fā)性內(nèi)存組件[0036]14:線路[0037]20:子系統(tǒng)[0038]21:主機(jī)處理機(jī)[0039]22:芯片組[0040]23:系統(tǒng)內(nèi)存[0041]24:系統(tǒng)總線[0042]25:密碼協(xié)處理機(jī)[0043]26:總線接口[0044]27:處理單元[0045]28:非揮發(fā)性內(nèi)存[0046]29=B1S程序代碼[0047]30:控制器[0048]31、35、1030、1130、1230、1330:接口[0049]32:內(nèi)存組件封裝[0050]33、50、62、80、81、83、91、1010、1110、1210、1310:認(rèn)證集成電路芯片[0051]34:標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片[0052]36:可信賴的平臺模塊/TPM[0053]40:閃存集成電路芯片[0054]41:SPI/QPI1/0控制[0055]42:控制邏輯[0056]43、53:通信譯碼器[0057]44、54:狀態(tài)緩存器[0058]45,55:地址序列器[0059]46、56:聞壓產(chǎn)生器[0060]47:位移緩存器[0061]48、58:感測放大器[0062]51:1/0控制[0063]52:認(rèn)證引擎與控制邏輯[0064]57=SRAM[0065]59:揮發(fā)性內(nèi)存[0066]60、63:內(nèi)存集成電路芯片[0067]61、65、67、82、84、85、86、87、89:焊墊[0068]1240、1:340:內(nèi)部聯(lián)機(jī)[0069]64:引線框架芯片墊[0070]66、68:黏合劑[0071]69:閘控電路[0072]70:塑料材料的封裝主體[0073]71?78、98、99:引腳[0074]90:封裝主體[0075]92、94:黏合劑[0076]93、1020、1120、1220、1320:非揮發(fā)性內(nèi)存集成電路芯片[0077]95:引線框架芯片墊[0078]96,97:布線排列[0079]140:閃存數(shù)組[0080]141、151:列譯碼器[0081]142、152:行譯碼器[0082]150:非揮發(fā)性內(nèi)存數(shù)組[0083]154:用戶內(nèi)存[0084]156:密鑰內(nèi)存[0085]158:計(jì)數(shù)器[0086]1000、1100、1200、1300:內(nèi)存組件[0087]1040、1140:內(nèi)部聯(lián)機(jī)[0088]1400:預(yù)啟動認(rèn)證處理[0089]1500:單調(diào)計(jì)數(shù)器讀取處理[0090]1600:用于認(rèn)證B1S碼升級的處理[0091]1900:用于內(nèi)存組件認(rèn)證的處理[0092]1410?1490、1510?1560、1610?1690、1910?1980:方塊【具體實(shí)施方式】[0093]雖然執(zhí)行密碼處理的安全引擎與欲保衛(wèi)的用以儲存程序代碼及/或數(shù)據(jù)的非揮發(fā)性內(nèi)存可被實(shí)施在單一基板上的單一集成電路上，但此種作法會造成顯著的成本上的浪費(fèi)，特別是視成本考慮為重要因素的串行式閃存。通常，不同的串行式閃存提供許多不同的密度。對不同密度的串行式閃存提供安全性的技術(shù)特征需要將安全功能性設(shè)計(jì)至每一種密度的串行式閃存中。此外，假如安全引擎或內(nèi)存變得過時或被發(fā)現(xiàn)有缺陷，整個庫存的內(nèi)存集成電路芯片及其光罩需要被丟棄，且將需要新的內(nèi)存集成電路設(shè)計(jì)。[0094]圖3繪示以下方式，其中內(nèi)存組件封裝32封住兩個分開的芯片，一個是標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34，且另一個是合適的認(rèn)證集成電路芯片33。任一芯片33或34可堆棧于另一芯片上?；蛘撸酒?3及34可并排(side-by-side)放置，其可減少內(nèi)存組件封裝32的高度但會增加覆蓋區(qū)(footprint)。組件封裝32的外部接點(diǎn)(未繪示)可對應(yīng)標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34的電源及信號需求，使得內(nèi)存組件封裝32的輸出引腳(pin-out)可配置為常用的標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34的內(nèi)存產(chǎn)品類型的標(biāo)準(zhǔn)的輸出引腳。認(rèn)證集成電路芯片33的電源及信號可藉由非揮發(fā)性內(nèi)存集成電路芯片34的一些或全部引腳提供，或藉由內(nèi)存組件封裝32的其他未使用的引腳提供。一或多個額外外部接點(diǎn)可專門(exclusively)加入認(rèn)證集成電路芯片33,但其中認(rèn)證集成電路芯片33所需的接點(diǎn)數(shù)量小于或等于標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34所需的接點(diǎn)數(shù)量，藉由使用用于標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34的信號及電源線(powerlines)來滿足認(rèn)證集成電路芯片33的需求，以允許外部輸出引腳為標(biāo)準(zhǔn)的，進(jìn)而增強(qiáng)兼容性。在一些實(shí)施中，一或多個信號可專屬(dedicated)于標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34與認(rèn)證集成電路芯片33之間,但這些芯片間(inter-die)信號不會接至任何外部接點(diǎn)。[0095]標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34可為任何類型的非揮發(fā)性內(nèi)存，例如(舉例來說)NOR閃存、NAND閃存、EEPROM、PCRAM、FRAM、RRAM、MRAM等等，所述非揮發(fā)性內(nèi)存具有任何類型的合適的接口，包括并列式接口，例如并列式閃存總線接口及NAND總線接口；串行式接口，例如串行式外圍接口(“SPI”)及四外圍接口(“QPI”)等等。認(rèn)證集成電路芯片33可使用其所具有的揮發(fā)性內(nèi)存以及非揮發(fā)性內(nèi)存來儲存密鑰，且可包括任何其所需求的電路及對任何想要的安全算法進(jìn)行程序化動作，上述動作不管是對稱密鑰(symmetric-key)或公用密鑰(public-key)密碼學(xué),其中包括(舉例來說)RSA算法、進(jìn)階加密標(biāo)準(zhǔn)(AdvancedEncrypt1nStandard,“AES”)規(guī)格、安全哈希算法(SecurityHashAlgorithm,“SHA”)、訊息認(rèn)證碼(MessageAuthenticat1nCodes,“MAC”)、數(shù)據(jù)加密標(biāo)準(zhǔn)(DataEncrypt1nStandard,“DES”)規(guī)格、隨機(jī)數(shù)生成(randomnumbergenerat1n)、單調(diào)計(jì)數(shù)器、或任何其他加密算法，以通過接口31上的控制器30實(shí)施認(rèn)證程序。另可視需求設(shè)置一可信賴的平臺模塊(trustedplatformmodule,“TPM”)36,其可以合適的接口35(例如低引腳數(shù)(“LPC”)接口、I2C接口、或SPI接口)與控制器30通信。在一些實(shí)施例中，藉由認(rèn)證集成電路芯片33即可提供足夠的安全性，因此并不需要TPM36及接口35，且一或多個原始密鑰(rootkey)可于制造時或由原始設(shè)備制造商(“OEM”)于一次程序化程序中建立于認(rèn)證集成電路芯片33中。省去TPM36及接口35會簡化接口信號且可提供顯著的節(jié)約成本。在一些實(shí)施例中?？梢曅枨蠼逵啥鄠€非揮發(fā)性原始密鑰及非揮發(fā)性單調(diào)計(jì)數(shù)器以進(jìn)行多認(rèn)證程序。[0096]內(nèi)存組件封裝32可為任何想要的類型的集成電路封裝，包括(舉例來說)小型集成電路(SmallOutlineIntegratedCircuit,“S0IC”)、極小型封裝(VerySmall-OutlinePackage,“VS0P”)、塑料雙排型封裝(PlasticDualIn-Linepackage,“FOIP”)、超薄小型無引線(ThinSmallOutlineNoLead,“WS0N”)、以及耐熱增強(qiáng)型球柵數(shù)組(ThermallyEnhancedBallGridArray,“TFBGA”)。合適的封裝類型亦可包括用于低密度零件的150mil8-pinSOIC封裝、用于中高密度零件的208mil8_pinSOIC封裝、以及低輪廓(lowprofile)6mmx5mm8-padWSON封裝。可使用與標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34的接口匹配(matching)的任何類型的接口，包括單及多位SP1、QP1、傳統(tǒng)NAND閃存組件接口、以及串行式NAND閃存接口。施加至接口31上的指令可被認(rèn)證集成電路芯片33及標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34兩者接收。雖然一些指令對芯片33及34兩者是共享的，認(rèn)證集成電路芯片33可忽略對標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34的特定指令，而標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34可忽略對認(rèn)證集成電路芯片33的特定指令。[0097]由于圖3的實(shí)施例僅需設(shè)計(jì)單一的認(rèn)證集成電路，因此可提供很快地可上市時間(time-to-market)并可節(jié)約產(chǎn)品的成本。相較之下,過去面對不同密度的內(nèi)存時,單集成電路解決方案的供貨商必需花費(fèi)精力和時間去設(shè)計(jì)不同密度的內(nèi)存以及用于每一種密度的內(nèi)存的新芯片的安全方塊。然而，對圖3的實(shí)施例而言，單認(rèn)證集成電路可被設(shè)計(jì)成與任何密度的標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存一起使用，并僅需使用一個適當(dāng)?shù)墓庹忠约耙粋€制程即可將單認(rèn)證集成電路重復(fù)的復(fù)制至各個芯片中，每一個芯片可與任何標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片一起封裝，以提供不同密度的各種安全內(nèi)存解決方案。此外，各種不同的認(rèn)證集成電路可被設(shè)計(jì)成與任何密度的標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存一起使用，以提供不同密度及不同安全算法的各種已封裝的內(nèi)存組件。另外，實(shí)施不同密碼算法的多認(rèn)證集成電路芯片可與特定的標(biāo)準(zhǔn)內(nèi)存集成電路芯片一起封裝，以提供能給予多個安全性解決方案的單一的已完成封裝的內(nèi)存。此外，在無需修改標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存的情況下，任何客制化安全引擎可隨時被設(shè)計(jì)成與任何標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存一起使用。在各種情形中，皆無需進(jìn)行修改即可直接使用標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片，因此不會產(chǎn)生因修改內(nèi)存設(shè)計(jì)以及重新制作生產(chǎn)治具的額外成本。此外，使用者可因具有安全性非揮發(fā)性內(nèi)存組件而受益，所述安全性非揮發(fā)性內(nèi)存組件位于具備方便及熟悉的輸出引腳的方便且熟悉的封裝中。[0098]圖4繪示一說明性的串行式閃存集成電路芯片40，其為一種適于圖3的實(shí)施例的實(shí)施型態(tài)之一。閃存集成電路芯片40包括任何構(gòu)造的閃存數(shù)組140，以及其他各種支持(support)內(nèi)存程序化、抹除及讀取的電路，例如列譯碼器141、行譯碼器142、控制邏輯42、通信譯碼器43、狀態(tài)緩存器(statusregister)44、地址序列器(addresssequencer)45、高壓產(chǎn)生器46、位移緩存器(shiftregister)47、以及感測放大器(senseamplifier)48。[0099]雖然可使用任何想要的通信接口，特別合適的接口為提供單位元、雙位及四位SPI與四外圍接口(“QPI”)的SPI/QPI接口。關(guān)于內(nèi)存數(shù)組的對SPI及QPI接口及對電路的額外細(xì)節(jié)可在美國專利第7，558，900中找到，其由華邦電子股份有限公司公開且于2009年7月7日授予Jigour等人，數(shù)據(jù)表單:SPIFLASH(RTM)W25Q128FV3V128M_BitSerialFlashMemorywithDual/QuadSPI&QPI,版本D,2012年10月I日，其全部內(nèi)容于此并入本文參考。說明性SPI/QPII/O控制41實(shí)施SPI/QPI接口，其使用信號CLK作為頻率信號(clocksignal);使用信號/CS作為芯片選擇反向信號(chipselectcomplementsignal);使用信號DI或100作為串行式數(shù)據(jù)-輸入(單位元SPI)及位O串行式數(shù)據(jù)-輸入/輸出(多位SPI及QPI);使用信號DO或101作為串行式數(shù)據(jù)-輸出(單位元SPI)及位I串行式數(shù)據(jù)-輸入/輸出(多位SPI及QPI);使用信號/WP或102作為寫入保護(hù)反向信號(writeprotectcomplementsignal)(單位元SPI)及位2串行式數(shù)據(jù)-輸入/輸出(多位SPI及QPI);使用信號/HOLD或103作為保持反向信號(holdcomplementsignal)(單位元SPI)及位3串行式數(shù)據(jù)-輸入/輸出(多位SPI及QPI);電源VDD;以及電源VSS。[0100]控制器30對不可信賴的內(nèi)存功能所使用的指令集(commandset)可為特定用于標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片34的標(biāo)準(zhǔn)指令集。[0101]圖5繪示一種說明性認(rèn)證集成電路芯片50，其包括非揮發(fā)性內(nèi)存數(shù)組150以及其他各種支持內(nèi)存程序化、抹除及讀取的電路，例如列譯碼器151、行譯碼器152、認(rèn)證引擎與控制邏輯52、通信譯碼器53、狀態(tài)緩存器54、地址序列器55、高壓產(chǎn)生器56、SRAM57、感測放大器58、以及揮發(fā)性內(nèi)存59。非揮發(fā)性內(nèi)存數(shù)組150提供敏感信息(例如原始安全密鑰及單調(diào)計(jì)數(shù)器值)給可信賴的非揮發(fā)性儲存件。部分非揮發(fā)性內(nèi)存150設(shè)計(jì)為一次性可程序化或只讀的(舉例來說，只讀存儲器或“ROM”)以儲存原始安全密鑰。揮發(fā)性內(nèi)存59提供了對從原始密鑰衍生的密鑰的暫時儲存。I/O控制51接口于(interfaceswith)SPI/QPI信號及電源線。說明性地，認(rèn)證集成電路芯片50可以任何SPI模式或QPI模式來操作，且因此使用CLK、/CS、DI/100、D0/101、102及103信號線以及VDD及VSS電源線?？刹皇褂眯盘?WP及/HOLD。舉例來說，認(rèn)證集成電路芯片(未繪示)可僅僅以單位元SPI模式來操作，且因此使用CLK、/CS、DI及DO以及VDD及VSS電源線。此外，不需使用信號/WP及/HOLD，因而可僅僅使用六個引腳。[0102]控制器30對認(rèn)證及對可信賴的內(nèi)存功能所使用的指令集可為具體用于認(rèn)證集成電路芯片33的指令，除了一些指令可同時用于認(rèn)證及可信賴的內(nèi)存功能以及不可信賴的內(nèi)存功能。[0103]圖6及圖7繪示說明性非揮發(fā)性內(nèi)存組件的各種打線示意圖。為清楚起見，圖6顯示其中未繪示封住塑料(encasingplastic)的上視圖，且圖7顯示沿著一對相對引腳74及75的側(cè)視圖，引腳僅僅為常用于集成電路封裝中的一種類型的外部接點(diǎn)。說明性地，封裝類型為8-pinSOIC類型封裝。使用任何合適的黏合劑(bondingagent)68(例如,金-錫或金-硅焊料或環(huán)氧樹脂接著劑)來將內(nèi)存集成電路芯片60接合至引線框架芯片墊(leadframediepad)64或其他類型的支撐結(jié)構(gòu)。使用任何合適的黏合劑66(說明性地,金-錫或金-硅焊料或環(huán)氧樹脂接著劑)來將較小的認(rèn)證集成電路芯片62接合至內(nèi)存集成電路芯片60的頂部。此種排列亦可稱為芯片在芯片上(chip-on-chip)技術(shù)。雖然圖標(biāo)內(nèi)存集成電路芯片60大于認(rèn)證集成電路芯片62，但其相對尺寸亦可相反，使得內(nèi)存集成電路芯片可裝設(shè)于相對較大的認(rèn)證集成電路芯片上(未繪示)。說明性地，內(nèi)存集成電路芯片60具有SPI/QPI閃存接口，使得已封裝的非揮發(fā)性內(nèi)存組件的引腳71?78分別指定/CS、D0或1U/WP或102,VSS,DI或100,CLK,/HOLD或103、以及VDD，且布線(wires)分別將內(nèi)存集成電路芯片60上的八個焊墊連接至這些引腳。類似地，打線分別的將認(rèn)證集成電路芯片62的八個焊墊連接至這些引腳。或者，可透過打線以將內(nèi)存集成電路芯片60上的八個焊墊與認(rèn)證集成電路芯片62上的八個焊墊分別各自連接，且可使用其他打線以將個別的連接焊墊對(bondingpadpairs)連接至引腳(參看,舉例來說，圖9中的布線排列96)。塑料材料的封裝主體70被射出成型，從而將內(nèi)存集成電路芯片60、認(rèn)證集成電路芯片62、導(dǎo)線(leadwires)、以及部分引腳(例如顯示于圖7中的74及75)封住以保護(hù)及穩(wěn)固這些零件。[0104]假如需要較多引腳，可使用較大的封裝類型。舉例來說，若需要包括用于內(nèi)存集成電路芯片60及認(rèn)證集成電路芯片62兩者的RESET信號，在此情況下可使用16-pinSOIC類型封裝。舉例來說，輸出引腳中除了其他未使用的引腳可為用于SPI/QPI串行式內(nèi)存的標(biāo)準(zhǔn)輸出引腳，除了其他未使用的引腳的其中的一者則可被指定用于傳送RESET信號。[0105]繪示于圖6及圖7的封裝技術(shù)的范例，且在有需求的情況下，可使用其他系統(tǒng)內(nèi)封裝(system-1n-package)或三維集成電路及多芯片封裝(mult1-chippackaging,“MCP”)技術(shù)。對極薄封裝主體而言，引線框架芯片墊上的并排排列的內(nèi)存集成電路芯片60及認(rèn)證集成電路芯片62可能是較為合適的。在此類型的實(shí)施中，需要制造具有額外軌線(traces)及焊墊(bondingpads)的認(rèn)證集成電路芯片62,使得各種打線接合的距離可保持最短。此夕卜，雖然使用合適的黏合劑來堆棧內(nèi)存集成電路芯片60及認(rèn)證集成電路芯片62可相當(dāng)有效，但亦可使用其他堆棧技術(shù)，例如(舉例來說)將個別的芯片附接至基板的頂部及底部。類似地，可使用基板以支撐并排排列的芯片?？捎迷S多其他技術(shù)來于將內(nèi)存集成電路芯片60及認(rèn)證集成電路芯片62上的焊墊或其他接點(diǎn)互相連接，以及將內(nèi)存集成電路芯片60及認(rèn)證集成電路芯片62上的焊墊或其他接點(diǎn)連接至封裝外部上引腳或接點(diǎn)(包括焊料凸塊(solderbumps))。[0106]顯示于圖8中的封裝配置類似于顯示于圖6中的封裝配置，除了認(rèn)證集成電路芯片80被設(shè)計(jì)成僅僅在單位元SPI模式中操作，使得信號線102及103未被使用。由于未使用/WP及/HOLD，可消去圖6中用于連接至102及103的焊墊及布線。圖8亦顯示內(nèi)部芯片至芯片聯(lián)機(jī)的一個實(shí)例，所述內(nèi)部芯片至芯片聯(lián)機(jī)使用內(nèi)存集成電路芯片60上的焊墊82與認(rèn)證集成電路芯片80上的焊墊84之間的布線。此種內(nèi)部芯片至芯片布線之一實(shí)例顯示為圖9中的布線排列(wiringarrangement)97。[0107]圖10至圖13繪示外部信號與電源連接(powerconnect1n)及內(nèi)部信號聯(lián)機(jī)的各種排列。圖10顯示具有認(rèn)證集成電路芯片1010及內(nèi)存集成電路芯片1020(其分享共享接口1030)的內(nèi)存組件1000。若有需求時，可提供一或多個內(nèi)部聯(lián)機(jī)1040。[0108]圖11繪示一種內(nèi)存組件1100，其中認(rèn)證集成電路芯片1110分享內(nèi)存集成電路芯片1120的信號及/或電源線的子集合，其具有未分享的外部信號及/或電源連接(接口1130)。若有需求時，可提供一或多個內(nèi)部聯(lián)機(jī)1140。[0109]圖12繪示一種內(nèi)存組件1200，其中內(nèi)存集成電路芯片1220分享認(rèn)證集成電路芯片1210的信號及/或電源線的子集，其具有未分享的外部信號及/或電源連接(接口1230)。若有需求時，可提供一或多個內(nèi)部聯(lián)機(jī)1240。[0110]圖13繪示一種內(nèi)存組件1300，其中認(rèn)證集成電路芯片1310分享內(nèi)存集成電路芯片1320的信號及/或電源線的子集。認(rèn)證集成電路芯片1310及內(nèi)存集成電路芯片1320兩者具有未分享的外部信號及/或電源連接(接口1330)。若有需求時，可提供一或多個內(nèi)部聯(lián)機(jī)1340。[0111]圖14及圖15繪示內(nèi)部芯片至芯片聯(lián)機(jī)的替代性實(shí)例，所述內(nèi)部芯片至芯片聯(lián)機(jī)基于認(rèn)證結(jié)果控制/CS至內(nèi)存集成電路芯片的施行。[0112]顯示于圖14中的封裝配置與顯示于圖6中的封裝配置相似，除了:認(rèn)證集成電路芯片81經(jīng)設(shè)計(jì)以控制傳至內(nèi)存集成電路芯片60的/CS信號的應(yīng)用，以省去內(nèi)存集成電路芯片60的引腳71與焊墊61之間的布線，且于認(rèn)證集成電路芯片81上的焊墊85與內(nèi)存集成電路芯片60上的焊墊61之間制作內(nèi)部芯片至芯片聯(lián)機(jī)。從引腳71至焊墊86提供/CS信號至認(rèn)證集成電路芯片81。當(dāng)認(rèn)證事件通過，傳遞/CS信號至焊墊61，而當(dāng)認(rèn)證事件失敗，不傳遞/CS信號至焊墊61。[0113]繪示于圖15中的封裝配置類似于顯示于圖6中的封裝配置，除了:認(rèn)證集成電路芯片83被設(shè)計(jì)成產(chǎn)生內(nèi)部認(rèn)證通過/失敗信號，以控制傳至內(nèi)存集成電路芯片63的/CS信號的應(yīng)用，內(nèi)存集成電路芯片63被設(shè)計(jì)成包括閘控電路(gatingcircuit)69(例如為NOR閘)，且于認(rèn)證集成電路芯片83上的焊墊89與內(nèi)存集成電路芯片63上的焊墊67之間制作內(nèi)部芯片至芯片聯(lián)機(jī)，以施加內(nèi)部認(rèn)證通過或失敗信號。從引腳71提供/CS信號至認(rèn)證集成電路芯片83上的焊墊87以及至內(nèi)存集成電路芯片63上的焊墊65兩者。當(dāng)認(rèn)證事件通過，內(nèi)部認(rèn)證通過/失敗信號變“低”，使得閘控電路69通過/CS信號。假如認(rèn)證事件失敗，內(nèi)部認(rèn)證通過/失敗信號變“高”，使得閘控電路69不會通過/CS信號。[0114]圖15的封裝配置于以下情況是有利的:/CS信號的計(jì)時(timing)是在重要路徑中，因?yàn)?CS信號放置于圖14的封裝配置中，因此/CS信號至內(nèi)存集成電路芯片的施行沒有拖延。雖然內(nèi)存集成電路芯片63被設(shè)計(jì)成包括閘控電路69，內(nèi)存集成電路芯片63仍然可被視為標(biāo)準(zhǔn)內(nèi)存集成電路芯片，因?yàn)閮?nèi)存集成電路芯片63可與或可不與認(rèn)證集成電路芯片一起使用。當(dāng)內(nèi)存集成電路芯片63未與認(rèn)證集成電路芯片一起使用時(未繪示)，焊墊67可被布線至VSS引腳74或可被布線至任何布線至引腳74的焊墊，使得閘控電路69通過/CS信號。[0115]實(shí)施實(shí)例[0116]圖16至圖19繪示一種認(rèn)證處理的范例，當(dāng)用于B1S儲存時，其可藉由認(rèn)證集成電路芯片50(圖5)并有閃存集成電路芯片40進(jìn)行。通信譯碼器可響應(yīng)專門(specialized)認(rèn)證-特定指令，例如用于讀取單調(diào)計(jì)數(shù)器值的計(jì)數(shù)器讀取指令(圖17)，且亦可響應(yīng)一些標(biāo)準(zhǔn)內(nèi)存指令，例如用于增加記憶-修改單調(diào)計(jì)數(shù)器(memory-modifiedmonotoniccounter)的抹除/程序化指令，以偵測重送攻擊(replayattacks)(圖16)。非揮發(fā)性內(nèi)存150可包括數(shù)個有區(qū)別的區(qū)域，例如(舉例來說)用戶內(nèi)存154、信息區(qū)域(未繪示)、組態(tài)內(nèi)存(configuraitonmemory)(未繪示)、密鑰內(nèi)存156、以及計(jì)數(shù)器158。用戶內(nèi)存154可具有數(shù)個區(qū)塊，所述區(qū)塊可經(jīng)組態(tài)成提供各種不同的存取限制(accessrestrict1ns)(范圍從開放存取(openaccess)至完全限制(fullrestrict1ns)),作為安全密鑰的所述存取限制杜絕(preclude)讀取/寫入操作且僅僅容許對此種數(shù)據(jù)的內(nèi)部、認(rèn)證使用。信息區(qū)域保持例如芯片識別信息(chipidentificat1ninformat1n)的只讀信息。組態(tài)內(nèi)存提供認(rèn)證集成電路芯片的個人化資源(personalizat1nofresources),包括(舉例來說)計(jì)數(shù)器及密鑰使用，且組態(tài)內(nèi)存包括鎖住內(nèi)存以使得組態(tài)永久(permanent)的能力。密鑰內(nèi)存區(qū)域156為一次性程序化(“0ΤΡ”)區(qū)，其儲存一或多個非使用者可存取的秘密密鑰(例如，原始密鑰)。計(jì)數(shù)器區(qū)域158儲存不可逆的(nonreversible)單調(diào)計(jì)數(shù)器的數(shù)值。本文描述的認(rèn)證技術(shù)僅僅為說明性的，且極多本領(lǐng)域已知的認(rèn)證技術(shù)適于認(rèn)證集成電路芯片中的實(shí)施。[0117]本文所描述的非揮發(fā)性內(nèi)存150的組態(tài)僅僅為說明性的。一些認(rèn)證及加密實(shí)施可使用僅僅一個原始密鑰以及多個單調(diào)計(jì)數(shù)器，在此情況下，非揮發(fā)性內(nèi)存150可組態(tài)成具有僅僅一個密鑰內(nèi)存及多個單調(diào)計(jì)數(shù)器內(nèi)存。[0118]包含認(rèn)證集成電路芯片及非揮發(fā)性內(nèi)存集成電路芯片的內(nèi)存組件可被制造成認(rèn)證集成電路芯片未被初始化的內(nèi)定狀態(tài)(defaultstate)。制造商可初始化認(rèn)證集成電路芯片，或制造商可寄送于未初使化狀態(tài)的認(rèn)證集成電路芯片，使得受領(lǐng)者(通常為原始設(shè)備制造商(“OEM”))可初始化認(rèn)證集成電路芯片。初始化為一次性程序化處理，其中原始密鑰KRT被寫入密鑰內(nèi)存區(qū)域156且單調(diào)計(jì)數(shù)器被初始化。初始化之后，假如原始密鑰KRT作為私人密鑰，可于用戶內(nèi)存154中產(chǎn)生并儲存公用密鑰KPUB。至此，內(nèi)存組件已完成被使用的準(zhǔn)備。[0119]圖16繪示一種預(yù)啟動(pre-boot)認(rèn)證處理1400。假設(shè)內(nèi)存控制器或其他處理機(jī)從緊接前一個對話(immediately-pr1rsess1n)得知認(rèn)證單調(diào)計(jì)數(shù)器值CNT,且得知對應(yīng)于內(nèi)存組件的原始密鑰KRT的公用密鑰KPUB(方塊1410)。公用密鑰KPUB可從內(nèi)存組件讀取、從認(rèn)證機(jī)構(gòu)(certificat1nagency)獲得、或以任何其他合適的方式取得。接著，舉例來說，控制器藉由使用隨機(jī)數(shù)產(chǎn)生器以任何合適的方式產(chǎn)生對話密鑰KSES(方塊1420);控制器通過公用密鑰KPUB產(chǎn)生包括計(jì)數(shù)器CNT加密及對話密鑰KSES加密的認(rèn)證挑戰(zhàn)(authenticat1nchallenge)(方塊1430);且控制器寄送認(rèn)證挑戰(zhàn)至內(nèi)存組件(方塊1440)。內(nèi)存組件中的認(rèn)證集成電路芯片通過私人密鑰KRT解密(decrypt)認(rèn)證挑戰(zhàn)，以恢復(fù)(recover)計(jì)數(shù)器CNT及對話密鑰KSES(方塊1450)。然后，認(rèn)證集成電路芯片比較CNT以及計(jì)數(shù)器156中的對應(yīng)單調(diào)計(jì)數(shù)器的值(圖5)(方塊1460)。假如計(jì)數(shù)器未達(dá)匹配，以下情形可能發(fā)生:非揮發(fā)性內(nèi)存集成電路芯片的未授權(quán)抹除/程序引起單調(diào)計(jì)數(shù)器于授權(quán)(authorized)程序之外的增加，且認(rèn)證失敗(方塊1490)。假如計(jì)數(shù)器匹配，可儲存對話密鑰KSES于揮發(fā)性內(nèi)存59中(圖5)(方塊1470)供后續(xù)對話中使用，且認(rèn)證通過(方塊1480)。[0120]于認(rèn)證對話期間，藉由授權(quán)程序，控制器可增加計(jì)數(shù)器CNT以持續(xù)追蹤(track)至內(nèi)存組件的所有授權(quán)的抹除/程序化存取。以此方式，于對話的最后，藉由控制器維持的計(jì)數(shù)器CNT應(yīng)當(dāng)與認(rèn)證集成電路芯片中的單調(diào)計(jì)數(shù)器匹配，除非一個未授權(quán)程序已篡改了(tamperedwith)內(nèi)存集成電路芯片。藉由以下列方式讀取單調(diào)計(jì)數(shù)器，控制器可完成兩個計(jì)數(shù)器的比較。[0121]圖17繪示一種使用用于對稱加密的對話密鑰的單調(diào)計(jì)數(shù)器讀取處理1500?？刂破靼l(fā)送單調(diào)計(jì)數(shù)器讀取指令至內(nèi)存組件(方塊1510)。一旦接收指令(方塊1520)，認(rèn)證集成電路芯片產(chǎn)生響應(yīng)，所述回應(yīng)包括藉由對話密鑰KSES加密的計(jì)數(shù)器值(方塊1530)。內(nèi)存組件發(fā)送回應(yīng)至控制器(方塊1540)，其通過對稱對話密鑰KSES解密回應(yīng)以恢復(fù)單調(diào)計(jì)數(shù)器值(方塊1550)?？刂破骺梢匀魏蜗胍姆绞绞褂脝握{(diào)計(jì)數(shù)器值(方塊1560)，例如(舉例來說)比較兩個計(jì)數(shù)器以決定內(nèi)存集成電路芯片是否被篡改。[0122]圖18顯示一種用于認(rèn)證B1S碼升級的程序1600。從發(fā)送器接收B1S升級(方塊1610)，以及經(jīng)發(fā)送器簽名的B1S哈希(hash)(方塊1620)。假如未儲存于認(rèn)證集成電路芯片的用戶記憶區(qū)中，以任何合適的方式取得發(fā)送器的公用密鑰，例如(舉例來說)從認(rèn)證機(jī)構(gòu)取得，且將公用密鑰儲存于認(rèn)證集成電路芯片的用戶記憶區(qū)中(方塊1630)。接著，認(rèn)證集成電路芯片可解密已簽名的哈希(signedhash)(方塊1640)、產(chǎn)生B1S升級的哈希(方塊1650)、以及比較已解密的哈希與已產(chǎn)生的哈希(方塊1660)。假如匹配發(fā)生(方塊1670，是)，可授權(quán)B1S升級(方塊1680)。假如匹配未發(fā)生(方塊1670，否)，終結(jié)B1S升級(方塊1690)。[0123]圖19顯示一種用于內(nèi)存組件認(rèn)證的處理1900，其基于內(nèi)存組件中的系統(tǒng)控制器與認(rèn)證集成電路芯片之間的安全通信。圖19的處理使用密鑰哈希訊息認(rèn)證碼(keyedhashmassageauthenticat1ncode,“keyed-HMAC”)。在處理1900中，系統(tǒng)控制器至認(rèn)證集成電路芯片的一些請求是通過密鑰HMAC來產(chǎn)生。密鑰HMAC使用基于原始密鑰及對話數(shù)據(jù)的推導(dǎo)密鑰(derivedkey)，其中對話數(shù)據(jù)由系統(tǒng)控制器所產(chǎn)生，且原始密鑰儲存于認(rèn)證集成電路芯片上。說明性地，對話數(shù)據(jù)可為對話密鑰。密鑰HMAC的進(jìn)一步的描述可在以下找到:國家標(biāo)準(zhǔn)技術(shù)研究所(NIST)，密鑰哈希訊息認(rèn)證碼(HMAC)，F(xiàn)IPSPublicat1n198-1，2008年7月，其全部內(nèi)容于此并入本文參考。如前面提及NIST中的文件所述，基于密碼哈希功能的MAC已知為HMACt5MAC為用于認(rèn)證訊息的來源以及訊息的完整性兩者，且HMAC具有兩個功能不同的參數(shù):一個訊息輸入及一個秘密密鑰，其僅僅為訊息創(chuàng)作者(messageoriginator)與預(yù)期的接收器(intendedreceiver(s)所知。發(fā)送器使用HMAC功能以從秘密密鑰產(chǎn)生一數(shù)值(MAC)以及產(chǎn)生訊息輸入。寄送MAC及訊息至訊息接收器，所述訊息接收器使用如發(fā)送器所使用的相同的密鑰及HMAC功能來計(jì)算所接收的訊息上的MAC，且比較計(jì)算結(jié)果與所接收的MAC。假如兩個數(shù)值匹配，證實(shí)了訊息的來源以及訊息的完整性。[0124]于處理程序1900中，認(rèn)證集成電路芯片從系統(tǒng)控制器接收對話數(shù)據(jù)及HMAC，其產(chǎn)生對話數(shù)據(jù)以及計(jì)算HMAC(方塊1910)。因?yàn)橄到y(tǒng)控制器產(chǎn)生用于每一電源周期(powercycle)的獨(dú)特對話數(shù)據(jù)，由于對話數(shù)據(jù)的動態(tài)本質(zhì)(dynamicnature)而提供額外的安全性。認(rèn)證集成電路芯片計(jì)算推導(dǎo)密鑰，所述推導(dǎo)密鑰是基于儲存于認(rèn)證集成電路芯片的密鑰內(nèi)存中的原始密鑰以及對話數(shù)據(jù)(方塊1910)。認(rèn)證集成電路芯片中所計(jì)算的推導(dǎo)密鑰與系統(tǒng)控制器中所計(jì)算的推導(dǎo)密鑰相同。接著，認(rèn)證集成電路芯片可接收一請求，以提供認(rèn)證集成電路芯片中所維持的非揮發(fā)性單調(diào)計(jì)數(shù)器的值(方塊1920)，通過使用推導(dǎo)密鑰的HMAC從系統(tǒng)控制器發(fā)送所述請求。系統(tǒng)控制器從認(rèn)證集成電路芯片接收計(jì)數(shù)器值，且比較此計(jì)數(shù)器值與維持在系統(tǒng)控制器中的計(jì)數(shù)器值(方塊1930)。當(dāng)沒有匹配時，認(rèn)證失敗(方塊1970)，且于是結(jié)束操作(方塊1980)。在匹配情況下，認(rèn)證通過(方塊1940)。接著，系統(tǒng)控制器可通過密鑰HMAC發(fā)送請求至認(rèn)證集成電路芯片，以增加非揮發(fā)性單調(diào)計(jì)數(shù)器至下一個狀態(tài)/計(jì)數(shù)，其被認(rèn)證集成電路芯片正式收到(dulyreceived)、認(rèn)證且被實(shí)行(方塊1950)。隨后完成流程(方塊1960)。[0125]本文所提出的包括其應(yīng)用及優(yōu)點(diǎn)的本發(fā)明的描述為說明性的，且不意欲限制本發(fā)明(申請專利范圍中所提出)的范疇。本文所揭露的實(shí)施例的變化及修改是可能的，且在學(xué)習(xí)此發(fā)明文件之后，本領(lǐng)域具有通常知識者可理解所述實(shí)施例的各種構(gòu)件的實(shí)際替代物及對等物。說明性地，可變化本文給定的特定值，可改變步驟順序，可重復(fù)一些步驟，且可省略一些步驟。在不背離本發(fā)明(包括本發(fā)明后附的申請專利范圍)的范疇及精神的情況下，可對本文所揭露的實(shí)施例(包括實(shí)施例的各種構(gòu)件的替代物及對等物)進(jìn)行這些和其他的變化及修改?！緳?quán)利要求】1.一種內(nèi)存組件，包括:封裝主體；非揮發(fā)性內(nèi)存集成電路芯片，包含于所述封裝主體中且包括第一接口、耦接至所述第一接口的控制邏輯、以及耦接至所述控制邏輯與所述第一接口的非揮發(fā)性內(nèi)存數(shù)組；認(rèn)證集成電路芯片，包含于所述封裝主體中且包括第二接口、耦接至所述第二接口的認(rèn)證引擎、耦接至所述認(rèn)證引擎的揮發(fā)性內(nèi)存緩存器、以及耦接至所述認(rèn)證引擎與所述第二接口的非揮發(fā)性內(nèi)存數(shù)組；以及接點(diǎn)，從所述封裝主體延伸或配置于所述封裝主體上，且所述接點(diǎn)電性耦接至所述第一接口以及所述第二接口。2.根據(jù)權(quán)利要求1所述的內(nèi)存組件，其中所述第一接口及所述第二接口分享所述接點(diǎn)的共享集；以及所述接點(diǎn)與所述第一接口兼容。3.根據(jù)權(quán)利要求2所述的內(nèi)存組件，其中所述共享集為全部所述接點(diǎn)。4.根據(jù)權(quán)利要求2所述的內(nèi)存組件，其中所述共享集少于全部所述接點(diǎn)。5.根據(jù)權(quán)利要求2所述的內(nèi)存組件，其中所述第一接口為串行外圍設(shè)備接口。6.根據(jù)權(quán)利要求2所述的內(nèi)存組件，其中所述第一接口為串行外圍設(shè)備或四元外圍設(shè)備接口。7.根據(jù)權(quán)利要求2所述的內(nèi)存組件，其中所述第一接口為并列式閃存接口。8.根據(jù)權(quán)利要求2所述的內(nèi)存組件，其中所述第一接口為與非門接口。9.根據(jù)權(quán)利要求1所述的內(nèi)存組件，其中標(biāo)準(zhǔn)的所述非揮發(fā)性內(nèi)存集成電路芯片以及所述認(rèn)證集成電路芯片為堆棧形式。10.根據(jù)權(quán)利要求1所述的內(nèi)存組件，其中所述認(rèn)證集成電路芯片的所述非揮發(fā)性內(nèi)存數(shù)組包括一次性可程序化區(qū)段。11.根據(jù)權(quán)利要求1所述的內(nèi)存組件，其中所述認(rèn)證集成電路芯片的所述非揮發(fā)性內(nèi)存數(shù)組包括密鑰內(nèi)存以及單調(diào)計(jì)數(shù)內(nèi)存。12.根據(jù)權(quán)利要求11所述的內(nèi)存組件，其中所述密鑰內(nèi)存用于儲存多數(shù)個原始密鑰，以及所述單調(diào)計(jì)數(shù)內(nèi)存用于儲存多數(shù)個計(jì)數(shù)值，所述計(jì)數(shù)值對應(yīng)所述原始密鑰且所述計(jì)數(shù)值為動態(tài)的且單調(diào)地變化。13.根據(jù)權(quán)利要求1所述的內(nèi)存組件，其中所述認(rèn)證集成電路芯片小于所述非揮發(fā)性內(nèi)存集成電路芯片且裝設(shè)于所述非揮發(fā)性內(nèi)存集成電路芯片上。14.根據(jù)權(quán)利要求1所述的內(nèi)存組件，其中所述非揮發(fā)性內(nèi)存集成電路芯片小于所述認(rèn)證集成電路芯片且裝設(shè)于所述認(rèn)證集成電路芯片上。15.一種非揮發(fā)性內(nèi)存集成電路芯片的認(rèn)證方法，所述非揮發(fā)性內(nèi)存集成電路芯片包含于封裝主體中且具有從所述封裝主體延伸或配置于所述封裝主體上的多數(shù)個接點(diǎn)，所述非揮發(fā)性內(nèi)存集成電路芯片具有電性耦接到至少一些所述接點(diǎn)的第一接口，所述認(rèn)證方法包括:在包含于所述封裝主體中的認(rèn)證集成電路芯片的非揮發(fā)性內(nèi)存數(shù)組中儲存原始密鑰，所述認(rèn)證集成電路芯片更包括第二接口以及耦接至所述第二接口的認(rèn)證引擎，所述非揮發(fā)性內(nèi)存數(shù)組耦接至所述認(rèn)證引擎以及所述第二接口；在所述認(rèn)證集成電路芯片的所述非揮發(fā)性內(nèi)存數(shù)組內(nèi)保持單調(diào)計(jì)數(shù)；在所述認(rèn)證引擎內(nèi)加密一單調(diào)計(jì)數(shù)器值；以及將已加密的所述計(jì)數(shù)值經(jīng)由所述第二界面從所述認(rèn)證引擎供給所述接點(diǎn)的其中之一者，所述第二接口電性耦接到至少部份的所述接點(diǎn)。16.根據(jù)權(quán)利要求15所述的非揮發(fā)性內(nèi)存集成電路芯片的認(rèn)證方法，其中所述認(rèn)證集成電路芯片包括耦接至所述認(rèn)證引擎的揮發(fā)性內(nèi)存緩存器，所述認(rèn)證方法更包括儲存對話密鑰于所述認(rèn)證集成電路芯片之所述揮發(fā)性內(nèi)存緩存器中，且其中所述加密步驟包括透過所述對話密鑰來加密所述計(jì)數(shù)值。17.一種非揮發(fā)性內(nèi)存集成電路芯片的認(rèn)證方法，所述非揮發(fā)性內(nèi)存集成電路芯片包含于封裝主體中且具有從所述封裝主體延伸或配置于所述封裝主體上的多數(shù)個接點(diǎn)，所述非揮發(fā)性內(nèi)存集成電路芯片具有電性耦接到至少部份的所述接點(diǎn)的第一接口，所述認(rèn)證方法包括:在包含于所述封裝主體中的認(rèn)證集成電路芯片的非揮發(fā)性內(nèi)存數(shù)組中儲存原始密鑰，所述認(rèn)證集成電路芯片更包括第二接口、耦接至所述第二接口的認(rèn)證引擎、以及耦接至所述認(rèn)證引擎的揮發(fā)性內(nèi)存緩存器，所述非揮發(fā)性內(nèi)存數(shù)組耦接至所述認(rèn)證引擎以及所述第二接口；在所述認(rèn)證集成電路芯片的所述非揮發(fā)性內(nèi)存數(shù)組內(nèi)保持單調(diào)計(jì)數(shù)；所述認(rèn)證集成電路芯片接收與用于提供所述單調(diào)計(jì)數(shù)的密鑰哈希訊息認(rèn)證碼相關(guān)的請求；將所述單調(diào)計(jì)數(shù)經(jīng)由所述第二界面從所述認(rèn)證引擎供給所述接點(diǎn)的一者，所述第二接口電性耦接到至少一些所述接點(diǎn)；所述認(rèn)證集成電路芯片接收與用于增加所述單調(diào)計(jì)數(shù)的所述密鑰哈希訊息認(rèn)證碼相關(guān)的請求；以及在所述認(rèn)證集成電路芯片中增加所述單調(diào)計(jì)數(shù)。18.根據(jù)權(quán)利要求17所述的非揮發(fā)性內(nèi)存集成電路芯片的認(rèn)證方法，更包括:基于對話數(shù)據(jù)以及所述原始密鑰計(jì)算推導(dǎo)密鑰；以及儲存所述推導(dǎo)密鑰于所述揮發(fā)性內(nèi)存緩存器中；其中所述密鑰哈希訊息認(rèn)證碼為基于所述推導(dǎo)密鑰的密鑰哈希訊息認(rèn)證碼。19.一種內(nèi)存組件的制造方法，包括:將標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片及認(rèn)證集成電路芯片堆棧在一起，以形成芯片在芯片上堆棧，所述標(biāo)準(zhǔn)的非揮發(fā)性內(nèi)存集成電路芯片包括第一接口、耦接至所述第一接口的控制邏輯、以及耦接至所述控制邏輯與所述第一接口的非揮發(fā)性內(nèi)存數(shù)組，且所述認(rèn)證集成電路芯片包括第二接口、耦接至所述第二接口的認(rèn)證引擎、耦接至所述認(rèn)證引擎的揮發(fā)性內(nèi)存緩存器、以及耦接至所述認(rèn)證引擎與所述第二接口的非揮發(fā)性內(nèi)存數(shù)組；將多數(shù)個接點(diǎn)電性耦接至所述第一界面與所述第二界面；以及將所述芯片在芯片上堆棧囊封于封裝主體中，所述接點(diǎn)從所述封裝主體延伸或配置于所述封裝主體上。20.根據(jù)權(quán)利要求19所述的內(nèi)存組件的制造方法，其中所述電性耦接步驟包括將所述第一接口及所述第二接口互相電性耦接，所述第二接口為所述第一界面的子集，且所述接點(diǎn)兼容于所述第一接口。21.根據(jù)權(quán)利要求19所述的內(nèi)存組件的制造方法，其中所述認(rèn)證集成電路芯片小于所述非揮發(fā)性內(nèi)存集成電路芯片，且所述堆棧步驟包括將所述認(rèn)證集成電路芯片堆棧于所述非揮發(fā)性內(nèi)存集成電路芯片上。22.根據(jù)權(quán)利要求19所述的內(nèi)存組件的制造方法，其中所述非揮發(fā)性內(nèi)存集成電路芯片小于所述認(rèn)證集成電路芯片，且所述堆棧步驟包括將所述非揮發(fā)性內(nèi)存集成電路芯片堆棧于所述認(rèn)證集成電路芯片上?！疚臋n編號】G06F21/78GK104346587SQ201310343744【公開日】2015年2月11日申請日期:2013年8月8日優(yōu)先權(quán)日:2013年8月8日【發(fā)明者】謝明輝,克里希納·千卓·謝加,陳暉申請人:華邦電子股份有限公司