一種實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置及其方法
【專利摘要】本發(fā)明提供一種基于可編程邏輯陣列IP核序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置，包括MCU單元，其用于從外部接收命令及密鑰，并根據(jù)所述命令配置可編程邏輯陣列IP核單元執(zhí)行相應(yīng)的序列密碼算法，并將所述密鑰發(fā)送給所述可編程邏輯陣列IP核單元；可編程邏輯陣列IP核單元，其用于根據(jù)所述序列密碼算法和密鑰對(duì)明文數(shù)據(jù)進(jìn)行加密。本發(fā)明中的整個(gè)系統(tǒng)只用單片PROM就可以解決可編程邏輯陣列IP核的配置和MCU的boot程序，可以通過MCU對(duì)可編程邏輯陣列IP核進(jìn)行配置，可以通過MCU的控制改變加密算法及密鑰，系統(tǒng)裝置簡單實(shí)用可靠，解決了數(shù)字信號(hào)處理系統(tǒng)與終端系統(tǒng)之間通訊過程中數(shù)據(jù)安全隱患問題。
【專利說明】一種實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置及其方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)中數(shù)據(jù)安全防護(hù)領(lǐng)域，更具體地，尤其涉及一種基于可編程邏輯陣列IP核序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置及方法。
【背景技術(shù)】
[0002]實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)可用于雷達(dá)領(lǐng)域，軟件無線電領(lǐng)域和通信領(lǐng)域等，這些領(lǐng)域遍布在軍用范圍，民用范圍，國家機(jī)要安全范圍。對(duì)于當(dāng)前實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)的研究業(yè)界主要精力放眼于數(shù)據(jù)的高速性，實(shí)時(shí)處理性，而在數(shù)據(jù)安全防護(hù)性方面研究重點(diǎn)偏于加密算法的研究和實(shí)現(xiàn)，而對(duì)于實(shí)現(xiàn)序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置的研究并未受到過多的關(guān)注。例如在涉及軍事領(lǐng)域的合成孔徑雷達(dá)(SyntheticAperture Radar簡稱SAR)，通過對(duì)雷達(dá)回波信號(hào)的數(shù)字信號(hào)處理，形成高分辨率的雷達(dá)圖像，SAR雷達(dá)完成接收?qǐng)D像信息處理并與地面站之間通訊過程中，如果不采取任何安全防護(hù)手段，會(huì)存在數(shù)據(jù)被劫取的危險(xiǎn)，導(dǎo)致的結(jié)果可能是重要軍事信息被敵方掌握，重要相關(guān)數(shù)據(jù)的泄露，這將給人民安全帶來隱患。
[0003]目前現(xiàn)有的數(shù)據(jù)安全防護(hù)裝置結(jié)構(gòu)為單片ASIC作為數(shù)據(jù)加密裝置，決定了只能固定使用某一種序列加密算法，時(shí)間長久被破譯的概率會(huì)大大增加，這在關(guān)鍵的軍事數(shù)據(jù)中是絕不允許發(fā)生的。目前還沒有相關(guān)裝置采用通過實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)中上位機(jī)的控制實(shí)時(shí)從幾種序列密碼算法中選出某一種序列加密算法對(duì)裝置進(jìn)行配置的方法。
[0004]綜上所述，用于軍事范圍和國家機(jī)要安全范圍中的通信領(lǐng)域、雷達(dá)領(lǐng)域和軟件無線電領(lǐng)域中實(shí)時(shí)信號(hào)處理系統(tǒng)最需要關(guān)注的是數(shù)據(jù)的安全性，因此，實(shí)時(shí)數(shù)字信號(hào)處理并與終端之間通訊過程中，存在數(shù)據(jù)安全防護(hù)的需求。

【發(fā)明內(nèi)容】

[0005]為克服現(xiàn)有數(shù)字信號(hào)實(shí)時(shí)處理系統(tǒng)中所采取的數(shù)據(jù)安全防護(hù)的缺陷，本發(fā)明提出了一種基于可編程邏輯門陣列IP核序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置，通過數(shù)字信號(hào)處理系統(tǒng)中上位機(jī)的控制對(duì)可編程邏輯門陣列IP核進(jìn)行序列加密算法配置，實(shí)現(xiàn)用多種序列密碼算法對(duì)數(shù)字信號(hào)處理系統(tǒng)輸出的數(shù)據(jù)進(jìn)行數(shù)據(jù)加密、數(shù)據(jù)打包與接口協(xié)議轉(zhuǎn)換等功能。
[0006]一種基于可編程邏輯陣列IP核序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置，其包括:
[0007]MCU單元，其用于從外部接收命令及密鑰，并根據(jù)所述命令配置可編程邏輯陣列IP核單元執(zhí)行相應(yīng)的序列密碼算法，并將所述密鑰發(fā)送給所述可編程邏輯陣列IP核單元；
[0008]可編程邏輯陣列IP核單元，其用于根據(jù)所述序列密碼算法和密鑰對(duì)明文數(shù)據(jù)進(jìn)行加密。
[0009]本發(fā)明還公開了一種基于可編程邏輯陣列IP核序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)方法，其包括:
[0010]步驟1、接收序列密碼算法配置命令；[0011]步驟2、MCU單元根據(jù)所接收到的配置命令配置可編程邏輯陣列IP核單元執(zhí)行相應(yīng)的序列密碼算法；
[0012]步驟3、接收加密密鑰和明文數(shù)據(jù)；
[0013]步驟4、所述可編程邏輯陣列IP核單元根據(jù)所接收到的加密密鑰通過執(zhí)行所配置的序列密碼算法加密所述明文數(shù)據(jù)。
[0014]通過本發(fā)明所提出的方法和裝置，整個(gè)系統(tǒng)只用單片PROM就可以解決可編程邏輯陣列IP核的配置和MCU的boot程序，可以通過MCU對(duì)可編程邏輯陣列IP核進(jìn)行配置，可以通過MCU的控制改變加密算法及密鑰，系統(tǒng)裝置簡單實(shí)用可靠，解決了數(shù)字信號(hào)實(shí)時(shí)處理系統(tǒng)與終端之間通訊過程中數(shù)據(jù)安全隱患問題。
【專利附圖】

【附圖說明】
[0015]圖1是本發(fā)明中實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置的結(jié)構(gòu)框圖；
[0016]圖2是本發(fā)明中實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置的工作流程圖；
[0017]圖3是本發(fā)明中實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置的內(nèi)部配置框圖；
[0018]圖4是本發(fā)明中PROM單元的存儲(chǔ)空間結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0019]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。
[0020]如圖1所示，本發(fā)明提供了一種基于可編程邏輯陣列IP核序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置，其包括基于可編程邏輯陣列IP(知識(shí)產(chǎn)權(quán))核單元、MCU(微處理器)單元、LVDS(低壓差分信號(hào)接口)單元、PROM(可擦寫只讀存儲(chǔ)器)單元和電平轉(zhuǎn)換器單元。其中，所述MCU單元通過電平轉(zhuǎn)換器單元與外部的數(shù)字信號(hào)處理系統(tǒng)通信，所述基于可編程邏輯陣列IP核單元通過LVDS單元從外部的數(shù)字信號(hào)處理系統(tǒng)接收信號(hào)和向外部的終端系統(tǒng)發(fā)送信號(hào)。
[0021]所述可編程邏輯陣列IP核單元是所述實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置的核心單元，其用于從所述MCU單元接收密鑰，并從外部的數(shù)字信號(hào)處理系統(tǒng)接收明文數(shù)據(jù)，并根據(jù)MCU單元配置的序列密碼算法和所接收的密鑰對(duì)所述明文數(shù)據(jù)進(jìn)行加密處理，并將加密得到的數(shù)據(jù)以密文形式輸出給終端系統(tǒng)。
[0022]其中，所述基于可編程邏輯陣列IP核單元包括用于實(shí)現(xiàn)序列密碼算法的加密模塊，該加密模塊包括:數(shù)據(jù)解析模塊、明文接口協(xié)議轉(zhuǎn)換模塊、加密處理模塊、打包模塊和密文接口協(xié)議轉(zhuǎn)換模塊。所述數(shù)據(jù)解析模塊用于按照數(shù)字信號(hào)實(shí)時(shí)處理系統(tǒng)的數(shù)據(jù)格式在加密處理前對(duì)明文數(shù)據(jù)的包頭和內(nèi)容部分進(jìn)行解析；所述明文接口協(xié)議模塊用于將解析后的明文數(shù)據(jù)的數(shù)據(jù)格式轉(zhuǎn)換成序列密碼算法所需的并行數(shù)據(jù)；所述加密處理模塊用于根據(jù)所述序列密碼算法對(duì)所述明文接口協(xié)議模塊處理過的明文數(shù)據(jù)進(jìn)行加密形成密文數(shù)據(jù)；所述打包模塊用于在加密處理后將密文數(shù)據(jù)打包成終端系統(tǒng)所需的數(shù)據(jù)格式；所述密文接口協(xié)議轉(zhuǎn)換模塊用于將打包后的所述密文數(shù)據(jù)的并行數(shù)據(jù)轉(zhuǎn)換成終端系統(tǒng)所需的數(shù)據(jù)格式并輸出給LVDS單元。
[0023]MCU單元，其還包括UART接口控制器、I2C接口控制器等。所述MCU單元通過UART接口控制器接收來自數(shù)字信號(hào)處理系統(tǒng)中上位機(jī)的命令，并解析該上位機(jī)命令，根據(jù)所解析的命令對(duì)所述可編程邏輯陣列IP核單元進(jìn)行序列密碼算法的配置；所述MCU單元還接收來自數(shù)字信號(hào)處理系統(tǒng)中上位機(jī)發(fā)送的串行密鑰，其將該串行密鑰按照與所述可編程邏輯陣列IP核單元約定的形式進(jìn)行打包轉(zhuǎn)換后，傳送至可編程邏輯陣列IP核單元。
[0024]LVDS單元分為兩部分，一部分用于將數(shù)字信號(hào)處理系統(tǒng)輸出的差分?jǐn)?shù)據(jù)信號(hào)轉(zhuǎn)換成可編程邏輯陣列IP核單元能夠處理的單端信號(hào)，另一部分用于將可編程邏輯陣列IP核單元輸出的單端信號(hào)轉(zhuǎn)換為終端系統(tǒng)能夠處理的差分?jǐn)?shù)據(jù)信號(hào)。其中，當(dāng)外部的數(shù)字信號(hào)處理系統(tǒng)向所述可編程邏輯陣列IP核單元發(fā)送明文數(shù)據(jù)時(shí)，需要通過LVDS將該明文數(shù)據(jù)的差分?jǐn)?shù)據(jù)信號(hào)轉(zhuǎn)換成單端信號(hào)后發(fā)送至所述可編程邏輯陣列IP核單元；當(dāng)所述可編程邏輯陣列IP核單元將明文數(shù)據(jù)加密后需經(jīng)過所述LVDS單元將其轉(zhuǎn)換成差分?jǐn)?shù)據(jù)信號(hào)后發(fā)送至外部的終端系統(tǒng)。
[0025]電平轉(zhuǎn)換器單元，用于在數(shù)字信號(hào)處理系統(tǒng)中的上位機(jī)和該實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置之間傳送命令和密鑰時(shí)起電平轉(zhuǎn)換的作用；具體的，當(dāng)外部的數(shù)字信號(hào)處理系統(tǒng)使用UART接口發(fā)送命令和密鑰給所述實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置時(shí)，該電平轉(zhuǎn)換器單元用于電平轉(zhuǎn)換，以完成從上位機(jī)±12V的電平環(huán)境到該實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置5V的電平環(huán)境。
[0026]PROM單元是整個(gè)裝置的存儲(chǔ)單元，用于存儲(chǔ)MCU單元的啟動(dòng)(boot)程序和可編程邏輯陣列IP核單元的序列密碼算法的配置碼流文件。
[0027]本發(fā)明中，該實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置只有一個(gè)PROM單元，其存儲(chǔ)MCU單元的boot程序和可編程邏輯陣列IP核單元的多種密鑰算法的配置碼流。
[0028]圖4示出了本發(fā)明中PROM單元的存儲(chǔ)空間結(jié)構(gòu)圖。如圖4所示，斜線部分空間存放MCU單元的boot程序，方格部分空間存放可編程邏輯陣列IP核單元的第一種序列密碼算法的碼流文件，交叉斜線部分空間存放可編程邏輯陣列IP的第二種序列密碼算法的碼流文件。在PROM空間允許的情況下可放置更多序列密碼算法以供裝置進(jìn)行更換配置，例如豎線部分空間存放的第η種序列密碼算法的碼流文件等。
[0029]圖2示出了本發(fā)明中基于可編程邏輯陣列IP核序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置的工作流程圖。如圖2所示，該實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置啟動(dòng)后，MCU單元從PROM單元的起始地址開始加載boot程序，加載完成后，數(shù)字信號(hào)處理系統(tǒng)中上位機(jī)通過UART接口向MCU單元發(fā)出使用哪種序列密碼算法的命令，MCU單元根據(jù)上位機(jī)發(fā)送的命令從PROM單元中相應(yīng)的地址空間將相應(yīng)地序列密碼算法的配置碼加載到可編程邏輯陣列IP核單元，IP核配置完成后，數(shù)字信號(hào)處理系統(tǒng)中上位機(jī)通過UART接口向MCU單元發(fā)送串行密鑰，MCU接收所述串行密鑰后進(jìn)行打包轉(zhuǎn)換后向可編程邏輯陣列IP核單元發(fā)送該串行密鑰，并在該串行密鑰發(fā)送完成后，數(shù)字信號(hào)處理系統(tǒng)開始以差分?jǐn)?shù)據(jù)形式向所述基于可編程邏輯陣列IP核單元發(fā)送明文數(shù)據(jù)，該明文數(shù)據(jù)經(jīng)過LVDS轉(zhuǎn)換單元后，將差分?jǐn)?shù)據(jù)轉(zhuǎn)換為單端數(shù)據(jù)輸出到可編程邏輯陣列IP核單元，并由所述可編程邏輯陣列IP核單元利用所述序列密碼算法和所述密鑰加密后，將加密得到的密文數(shù)據(jù)以終端需要的數(shù)據(jù)形式輸出給LVDS單元，經(jīng)過LVDS轉(zhuǎn)換單元將單端數(shù)據(jù)轉(zhuǎn)換為差分?jǐn)?shù)據(jù)，至此將密文以差分?jǐn)?shù)據(jù)形式輸出給終端系統(tǒng)，實(shí)現(xiàn)了不破壞原系統(tǒng)接口連接方式的可配置序列密碼算法的數(shù)據(jù)安全防護(hù)裝置。
[0030]本發(fā)明中，當(dāng)出現(xiàn)意外情況或突發(fā)情況時(shí)，進(jìn)行序列密碼算法的更換。數(shù)字信號(hào)處理系統(tǒng)中的上位機(jī)通過UART接口向MCU單元發(fā)出更換哪種序列密碼算法的命令，MCU單元根據(jù)數(shù)字信號(hào)處理系統(tǒng)中的上位機(jī)命令從PROM單元相應(yīng)的地址空間將該序列密碼算法的配置碼加載到可編程邏輯陣列IP核單元，IP核配置完成后，數(shù)字信號(hào)處理系統(tǒng)中上位機(jī)通過UART接口向MCU發(fā)送此序列密碼算法的密鑰，MCU接收串行密鑰后進(jìn)行打包轉(zhuǎn)換后向可編程邏輯陣列IP核發(fā)送密鑰，密鑰發(fā)送完成后，數(shù)字信號(hào)處理系統(tǒng)開始以差分?jǐn)?shù)據(jù)形式發(fā)送明文數(shù)據(jù)，經(jīng)過LVDS轉(zhuǎn)換單元，將差分?jǐn)?shù)據(jù)轉(zhuǎn)換為單端數(shù)據(jù)輸出到SOC單元中的可編程邏輯陣列IP核，經(jīng)過可編程邏輯陣列IP核中的序列密碼算法加密將密文數(shù)據(jù)以串行方式輸出給LVDS單元，經(jīng)過LVDS轉(zhuǎn)換單元將單端數(shù)據(jù)轉(zhuǎn)換為差分?jǐn)?shù)據(jù)，至此將密文以差分串行形式輸出給終端系統(tǒng)，通過MCU配置可編程邏輯陣列IP核可以在不掉電情況下重新配置序列密碼算法。
[0031]本發(fā)明所公開的上述裝置中，所述MCU單元通過數(shù)字信號(hào)處理系統(tǒng)中的上位機(jī)來控制和決定用哪一種序列密碼算法，并將該算法的配置碼流文件從PROM單元加載到可編程邏輯陣列IP核，配置完成后將該算法的密鑰輸出給可編程邏輯陣列IP核。所述可編程邏輯陣列IP核單元在MCU單元將密鑰送達(dá)后，通知數(shù)字信號(hào)實(shí)時(shí)處理系統(tǒng)可以開始工作，加密處理工作進(jìn)行。所述加密處理單元包括所有公開的序列密碼算法。加密處理算法中所述接口協(xié)議轉(zhuǎn)換模塊是將加密處理前的明文數(shù)據(jù)的數(shù)據(jù)格式轉(zhuǎn)換成序列密碼算法所需的128bit并行數(shù)據(jù)進(jìn)行加密處理，在加密處理后將密文數(shù)據(jù)的128bit并行數(shù)據(jù)轉(zhuǎn)換成終端所需的數(shù)據(jù)格式輸出給LVDS單元；加密處理算法中所述數(shù)據(jù)打包模塊是按照數(shù)字信號(hào)實(shí)時(shí)處理系統(tǒng)的數(shù)據(jù)格式在加密處理前對(duì)包頭和數(shù)據(jù)明文進(jìn)行解析，在加密處理后將密文打包成終端所需的數(shù)據(jù)格式。
[0032]本發(fā)明公開的上述基于可編程邏輯陣列IP核序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置優(yōu)勢(shì)在于:
[0033](I)若裝置為單片ASIC作為數(shù)據(jù)加密單元的情況，如果密文被破解，該ASIC芯片只能報(bào)廢。
[0034](2)若裝置為單片F(xiàn)PGA作為數(shù)據(jù)安全防護(hù)裝置的情況，需要掉電，重新燒寫PR0M，不能滿足數(shù)字信號(hào)處理系統(tǒng)的實(shí)時(shí)性和通訊信息的完整性。
[0035]圖3是本發(fā)明中實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置的內(nèi)部信號(hào)配置框圖。如圖3所示，在被動(dòng)串行模式下由MCU單元提供控制信號(hào)，由PROM單元提供碼流進(jìn)行可編程邏輯陣列IP的配置。該實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置可以在不掉電情況下更換可編程邏輯陣列IP中的序列密碼算法，MSELO接到高電平為1，MSEL1接到地為O表明可編程邏輯陣列IP的配置模式為被動(dòng)串行模式，配置過程如下:
[0036](I)MCU單元加載boot程序后，輸出DCLK和ASDI信號(hào)給PROM單元，DCLK代表時(shí)鐘，ASDI代表PROM讀取的初始地址，表明配置可編程邏輯陣列IP時(shí)從ASDI輸出的地址開始讀取配置流文件。
[0037](2) MCU單元輸出nCONFIG信號(hào)給可編程邏輯陣列IP核單元，持續(xù)IOms的低電平后拉高電平，表明將要開始配置可編程邏輯陣列IP核單元。同時(shí)，可編程邏輯陣列IP核單元接收到nCONFIG信號(hào)后拉低C0NF_D0NE信號(hào)電平并輸出給MCU單元，該信號(hào)直到配置完成后拉高。
[0038](3) nCONFIG信號(hào)電平被拉高至少103us后，DCLK和DATA信號(hào)開始從PROM單元輸出給可編程邏輯陣列IP核單元，DCLK代表時(shí)鐘信號(hào)，DATA代表串行碼流，表明可編程邏輯陣列IP核單元開始從(1)中所解析的初始地址讀取配置碼流文件。
[0039](4)碼流文件讀取完成后，可編程邏輯陣列IP核單元拉高C0NF_D0NE信號(hào)電平并輸出給MCU單元，表明可編程邏輯陣列IP核單元配置完成。隨后整個(gè)裝置可以進(jìn)入工作模式。
[0040]以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種基于可編程邏輯陣列IP核序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)裝置，其包括: MCU單元，其用于從外部接收命令及密鑰，并根據(jù)所述命令配置可編程邏輯陣列IP核單元執(zhí)行相應(yīng)的序列密碼算法，并將所述密鑰發(fā)送給所述可編程邏輯陣列IP核單元； 可編程邏輯陣列IP核單元，其用于根據(jù)所述序列密碼算法和密鑰對(duì)明文數(shù)據(jù)進(jìn)行加LU O
2.如權(quán)利要求1所述的裝置，其特征在于，所述裝置還包括PROM單元，其用于存儲(chǔ)可編程邏輯陣列IP核單元能夠執(zhí)行的至少一種序列密碼算法的配置碼；所述MCU根據(jù)所述命令從所述PROM單元中將相應(yīng)地加密算法的配置碼加載到所述可編程邏輯陣列IP核單元，完成對(duì)所述可編程邏輯陣列IP核單元的配置。
3.如權(quán)利要求2所述的裝置，其特征在于，所述PROM單元還用于存儲(chǔ)所述MCU單元的啟動(dòng)程序。
4.如權(quán)利要求1所述的裝置，其特征在于，所述MCU單元從外部的數(shù)字信號(hào)處理系統(tǒng)接收所述命令和密鑰，所述可編程邏輯陣列IP核單元從所述數(shù)字信號(hào)處理系統(tǒng)接收明文數(shù)據(jù)。
5.如權(quán)利要求4所述的裝置，其特征在于，所述數(shù)字信號(hào)處理系統(tǒng)根據(jù)需要向所述MCU發(fā)送不同的命令以使得可編程邏輯陣列IP核單元使用不同的序列密碼算法對(duì)明文數(shù)據(jù)進(jìn)行加密。
6.如權(quán)利要求1所述的裝置，其特征在于，所述裝置還包括LVDS單元，其將接收到的明文數(shù)據(jù)轉(zhuǎn)換成單端信號(hào)后發(fā)送至可編程邏輯陣列IP核單元，其還將可編程邏輯陣列IP核單元輸出的密文數(shù)據(jù)轉(zhuǎn)換成差分?jǐn)?shù)據(jù)信號(hào)后發(fā)送給外部的終端系統(tǒng)。
7.如權(quán)利要求1所述的裝置，其特征在于，所述命令用于指示該裝置使用哪種序列密碼算法對(duì)明文數(shù)據(jù)進(jìn)行加密。
8.如權(quán)利要求1所述的裝置，其特征在于，所述MCU單元將所接收到的密鑰進(jìn)行打包轉(zhuǎn)換后發(fā)送給所述可編程邏輯陣列IP核單元。
9.如權(quán)利要求1所述的裝置，其特征在于，所述可編程邏輯陣列IP核單元包括用于完成序列密碼算法的加密電路，該加密電路包括:數(shù)據(jù)解析模塊、明文接口協(xié)議轉(zhuǎn)換模塊、力口密處理模塊、打包模塊和密文接口協(xié)議轉(zhuǎn)換模塊；其中，所述數(shù)據(jù)解析模塊用于對(duì)明文數(shù)據(jù)的包頭和內(nèi)容部分進(jìn)行解析；所述明文接口協(xié)議模塊用于將解析后的明文數(shù)據(jù)的數(shù)據(jù)格式轉(zhuǎn)換成序列密碼算法所需的并行數(shù)據(jù)；所述加密處理模塊用于根據(jù)所述序列密碼算法對(duì)接口協(xié)議模塊處理過的明文數(shù)據(jù)進(jìn)行加密形成密文數(shù)據(jù)；所述打包模塊用于將所述密文數(shù)據(jù)打包成終端系統(tǒng)所需的數(shù)據(jù)格式；所述密文接口協(xié)議轉(zhuǎn)換模塊用于將打包后的所述密文數(shù)據(jù)轉(zhuǎn)換成終端系統(tǒng)所需的數(shù)據(jù)格式并輸出。
10.一種基于可編程邏輯陣列IP核序列密碼算法的實(shí)時(shí)數(shù)據(jù)安全防護(hù)方法，其包括: 步驟1、接收序列密碼算法配置命令； 步驟2、MCU單元根據(jù)所接收到的配置命令配置可編程邏輯陣列IP核單元執(zhí)行相應(yīng)的序列密碼算法； 步驟3、接收加密密鑰和明文數(shù)據(jù)； 步驟4、所述可編程邏輯陣列IP核單元根據(jù)所接收到的加密密鑰通過執(zhí)行所配置的序列密碼算法加密所述明文數(shù)據(jù)。
【文檔編號(hào)】G06F21/60GK103632103SQ201310225991
【公開日】2014年3月12日 申請(qǐng)日期:2013年6月7日 優(yōu)先權(quán)日:2013年6月7日
【發(fā)明者】王佳薇, 楊海鋼, 孫嘉斌, 魏金寶 申請(qǐng)人:中國科學(xué)院電子學(xué)研究所