專利名稱：多種數(shù)據(jù)總線接口的射頻識別讀寫器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及讀寫器，特別是一種多種數(shù)據(jù)總線接口的射頻識別讀寫器。
背景技術(shù)：
射頻識別(RFID, Radio Frequency IDentification)技術(shù)，又稱電子標(biāo)簽、無線射頻識別，是一種通信技術(shù)，可通過無線電訊號識別特定目標(biāo)并讀寫相關(guān)數(shù)據(jù)，而無需識別系統(tǒng)與特定目標(biāo)之間建立機械或光學(xué)接觸。常用的有低頻(125k 134.2K)、高頻(13.56Mhz)、超高頻(UHF頻段，860MHz 960MHz)。RFID讀寫器也分移動式的和固定式的，目前RFID技術(shù)應(yīng)用很廣，如:物流系統(tǒng)、圖書館、門禁系統(tǒng)、食品安全溯源等。射頻識別系統(tǒng)最重要的優(yōu)點是非接觸識別，它能穿透雪、霧、冰、涂料、塵垢和條形碼無法使用的惡劣環(huán)境閱讀標(biāo)簽，并且閱讀速度極快，大多數(shù)情況下不到100毫秒。目前，制約射頻識別系統(tǒng)發(fā)展的主要問題是不兼容的標(biāo)準(zhǔn)。射頻識別系統(tǒng)的主要廠商提供的都是專用系統(tǒng)，導(dǎo)致不同的應(yīng)用和不同的行業(yè)采用不同廠商的頻率和協(xié)議標(biāo)準(zhǔn)，這種混亂和割據(jù)的狀況已經(jīng)制約了整個射頻識別行業(yè)的增長。目前市面上常見的RFID讀寫設(shè)備與上位管理機之間的接口一般只有標(biāo)準(zhǔn)的串口或者USB接口。而工業(yè)控制設(shè)備經(jīng)常采用的PLC、變頻器、伺服驅(qū)動器等經(jīng)常采用的現(xiàn)場總線標(biāo)準(zhǔn)(如CAN、PR0FIBUS、工業(yè)以太網(wǎng)等)，但至今未見有關(guān)于支持多種現(xiàn)場總線協(xié)議標(biāo)準(zhǔn)的RFID讀寫設(shè)備，因此，研制具有支持多種現(xiàn)場總線協(xié)議標(biāo)準(zhǔn)的RFID讀寫設(shè)備十分廣泛的工業(yè)應(yīng)用前景。
發(fā)明內(nèi)容針對上述情況，為克服現(xiàn)有產(chǎn)品的技術(shù)缺陷，本實用新型的目的就是提供一種多種數(shù)據(jù)總線接口的射頻識別讀寫器，可有效解決工業(yè)控制場合中RFID讀寫設(shè)備與現(xiàn)場控制設(shè)備之間的無縫數(shù)據(jù)交換的問題。本實用新型解決的技術(shù)方案是，包括有殼體及殼體內(nèi)的控制電路，控制電路是由微處理器、RFID讀卡器、RFID天線、現(xiàn)場總線接口電路和電源電路，微處理器構(gòu)成核心板模塊，分別與現(xiàn)場總線接口電路、RFID讀卡器和和調(diào)試接口模塊相連，RFID讀卡器上裝有RFID天線，電源電路分別與現(xiàn)場總線接口電路、RFID讀卡器、RFID天線、微處理器、調(diào)試接口模塊的電源端相連。本實用新型采用模塊化結(jié)構(gòu)，結(jié)構(gòu)簡單，體積小，易生產(chǎn)制造，攜帶使用方便，是一種采用多種數(shù)據(jù)總線協(xié)議接口的UHF讀卡器設(shè)備，具有很好的適應(yīng)性，可以廣泛用于需要進行RFID標(biāo)簽識別的自動化控制系統(tǒng)中。


圖1為本實用新型的電路框圖。圖2為本實用新型的微處理器部分電路原理圖。[0011]圖3為本實用新型的CPU與R2000數(shù)據(jù)接口模塊圖。圖4為本實用新型的現(xiàn)場總線接口電路及調(diào)試接口模塊圖。
具體實施方式
以下結(jié)合附圖對本實用新型的具體實施方式
作詳細說明。由圖1-4所示，本實用新型包括有殼體及殼體內(nèi)的控制電路，控制電路包括微處理器3、RFID讀卡器1、RFID天線2、現(xiàn)場總線接口電路5和電源電路6，微處理器3構(gòu)成核心板模塊，分別與現(xiàn)場總線接口電路5、RFID讀卡器I和調(diào)試接口模塊4相連，RFID讀卡器I上裝有RFID天線2，電源電路6分別與現(xiàn) 場總線接口電路5、RFID讀卡器1、RFID天線2、微處理器3、調(diào)試接口模塊4的電源端相連。所述的核心板模塊由圖2給出，包括微處理器電路A、片外存儲器電路B、以太網(wǎng)接口電路C和外部連接口 D，外部連接口 D由插口 P1、P2經(jīng)調(diào)試接口 JTAG接微處理器Ul，微處理器Ul的16腳、18腳經(jīng)并連的電容C3、C4接地，構(gòu)成系統(tǒng)時鐘晶振電路；微處理器Ul的100腳、I腳、2腳、3腳、4腳、5腳、14腳構(gòu)成JTAG調(diào)試接口，通過連接器Jl將調(diào)試信號引出；微處理器Ul中的17腳接復(fù)位模塊U6的2腳，復(fù)位模塊U6的3腳通過按鍵SWl接地，構(gòu)成微處理器Ul的復(fù)位電路，用于微處理器Ul的復(fù)位控制；實時鐘晶振頻率為32.768KHz，微處理器Ul采用微處理芯片LPC1768，復(fù)位模塊U6采用MAX811S芯片；所述的片外存儲器電路B包括集成存儲塊U2 (SST25VF016B)、集成存儲塊U3(AT45DB161B)、集成存儲塊U4 (AT4OTB161B)，集成存儲塊U2的5腳與集成存儲塊U3、集成存儲塊U4的I腳并聯(lián)后連接到集成存儲塊Ul的60腳，集成存儲塊U2的6腳與集成存儲塊U3、集成存儲塊U4的2腳并聯(lián)后連接到集成存儲塊Ul的62腳，集成存儲塊U2的2腳與集成存儲塊U3、集成存儲塊U4的8腳并聯(lián)后連接到集成存儲塊Ul的61腳；集成存儲塊U2的I腳與集成存儲塊Ul的59腳相連，集成存儲塊U3的4腳與集成存儲塊Ul的63腳相連，集成存儲塊U4的4腳與集成存儲塊Ul的58腳相連；集成存儲塊U2的4腳以及集成存儲塊U3、集成存儲塊U4的7腳接地；集成存儲塊U2的3腳、7腳分別通過電阻R3、R4連接到電源3V3D上，集成存儲塊U3的3腳、5腳分別通過電阻R5、R6連接到電源3V3D上，集成存儲塊U4的3腳、5腳分別通過電阻R7、R8連接到電源3V3D上；所述的以太網(wǎng)接口電路C包括以太網(wǎng)接口芯片U5 (DP83848)、有源晶振Y3。有源晶振Y3的4腳接到電源3V3B上，有源晶振Y3的I腳與4腳通過電阻R2相連，3腳直接連接到以太網(wǎng)接口芯片U5的34腳上；以太網(wǎng)接口芯片U5的34腳、3腳、4腳、2腳、40腳、43腳、44腳、41腳、31腳、30腳分別連接到微處理器Ul的88腳、95腳、94腳、93腳、92腳、91腳、90腳、89腳、87腳、86腳；以太網(wǎng)接口芯片U5的39腳通過電阻Rl連接到電源3V3B上；以太網(wǎng)接口芯片U5的24腳通過電阻R13接地；以太網(wǎng)接口芯片U5的13腳、14腳、16腳、17腳為網(wǎng)絡(luò)接口端，分別通過電阻R11、R12、R9、RlO連接到電源3V3B上，電容C5、C6為電源濾波電容，電容C5 —端接地，另一端接電源3V3B、電阻R9、R10的共端，電容C6 —端接地，另一端接電源3V3B、電阻R11、R12的共端；所述的外部連接口 D包括2個50腳的雙排直插排針接插件，將核心板上的信號(包括網(wǎng)絡(luò)信號)與外圍電路連接。圖3給出微處理器與RFID讀卡器的接口電路，包括微處理器U1、讀卡器芯片U300、高精度溫度補償晶振U301，微處理器Ul又稱CPU，RFID讀卡器為讀卡器芯片U300(型號R2000)，圖中虛框部分代表圖2中的外部接口電路D的接插件，微處理器Ul的43腳、44腳、45腳、51腳、52腳分別通過電阻R304、R303、R302、R301、R300與讀卡器芯片U300的34腳、35腳、36腳、37腳、40腳相連(電阻阻值為33歐姆);微處理器Ul的68腳、69腳、70腳、53腳、40腳、21腳、20腳分別與讀卡器芯片U300的71腳、39腳、41腳、42腳、31腳、30腳、45腳相連，讀卡器芯片U300的46腳接電源3V3，電容C305 C308為電源濾波電容組合(容值分別為68pF、100nF、lyF、47yF);高精度溫度補償晶振U301 (型號為TXC7P24000018)的I腳、2腳接地，高精度溫度補償晶振U301的4腳與讀卡器芯片U300的47腳相連，并接有電容C30(TC304的濾波電容組(其容值分別為68pF、47nF、IOOnFU μ F、47 μ F)，高精度溫度補償晶振U301的3腳通過電容C309連接到讀卡器芯片U300的49腳上(電容C309的電容值為100nF)。圖4為本實用新型的現(xiàn)場總線接口電路原理圖，包括E、F、G、H四部分，E部分包括插口集成塊U200、U201、JP200以及電阻R20(TR202、電容C20(TC204，插口集成塊U200的
2、4、8腳接內(nèi)部數(shù)字地，1、6腳接電源Vcc ;插口集成塊U200的3腳連接微處理器Ul的63腳，用于數(shù)據(jù)接收；5腳通過電阻R200與電容C200的并聯(lián)組件與微處理器Ul的58腳連接，用于控制RS485接口器件的收發(fā)轉(zhuǎn)換；7腳通過電阻R201與電容C201的并聯(lián)電路與微處理器Ul的62腳相連，用于數(shù)據(jù)發(fā)送；插口集成塊U200的9和15腳接外部總線地；16腳和12腳相連并接在外部電源Vdd上；插口集成塊U200的11腳與插口集成塊U201的4腳相連；插口集成塊U200的14腳通過電阻R202與電容C203的并聯(lián)電路與插口集成塊U201的I腳相連；電容C202、204為電源濾波電容；插口集成塊JP200采用D型9針連接器插座，插口集成塊U201的6腳、7腳分別與插口集成塊JP200的3腳、8腳相連接，插口集成塊JP200的I腳接機殼屏蔽地，5腳接外部總線地，該數(shù)據(jù)通信接口可以設(shè)置工作在PR0FIBUS-DP、MODBUS或自定義RS485協(xié)議方式下；F部分為CAN總線接口，包括插口集成塊U202、U203、JP201以及電阻R203 R205、電容C205 C209，插口集成塊U202的I腳通過電阻R203與電容C205的并聯(lián)組件與微處理器Ul的56腳相連，插口集成塊U202的3腳與微處理器Ul的57腳相連，插口集成塊U202的2腳接系統(tǒng)電源Vcc，4腳接系統(tǒng)地，插口集成塊U202的5腳接總線地，7腳接外部電源Vdd，8腳與插口集成塊U203的1腳相連，6腳通過電阻R204與電容C208的并聯(lián)組件與插口集成塊U203的4腳相 連，插口集成塊U203的8腳通過電阻R205接總線地，插口集成塊JP201為外部總線連接端子，采用鳳凰3.81間距電路板焊接式端子，電容C206、C207、C209為電源濾波電容；G部分為設(shè)備調(diào)試RS232接口 JP202，設(shè)備調(diào)試RS232接口 JP202的3腳、2腳分別與插口集成塊U204的7腳、8腳相連，設(shè)備調(diào)試RS232接口 JP202的5腳接地；H部分為USB接口 JP203，USB接口 JP203的4腳接地，2腳、3腳分別經(jīng)導(dǎo)線及電阻R206、R207與微處理器Ul的30腳、29腳相連，兩導(dǎo)線分別經(jīng)并聯(lián)的電阻R208、R209及并聯(lián)的電容C215、C216接地。圖中虛框部分代表圖2中的外部接口電路D的接插件，圖4中的E部分為PR0FIBUS-DP/M0DBUS/ 自定義 RS485 接口；F 部分為 CAN 總線接口。在上述電路中，其中微處理器U1為系統(tǒng)的核心，通過相應(yīng)的信號線與系統(tǒng)其它各部分相連；U300為讀卡器芯片，是實現(xiàn)UHF電子標(biāo)簽讀寫的關(guān)鍵；微處理器Ul通過現(xiàn)場總線接口接收來自上位設(shè)備的讀寫指令，通過信號線控制讀卡器芯片U300進行RFID標(biāo)簽的讀寫，并將執(zhí)行的結(jié)果通過現(xiàn)場數(shù)據(jù)總線報告上位設(shè)備。微處理器Ul支持PROFIBUS-DP、MODBUS, CAN、USB、Ethernet、RS485、RS232 多種數(shù)據(jù)接口。由上述情況可以看出，本實用新型是提供一種采用多種數(shù)據(jù)總線協(xié)議接口的UHF讀卡器設(shè)備，具有很好的適應(yīng)性，可以廣泛用于需要進行RFID標(biāo)簽識別的自動化控制系統(tǒng)中，支持多種現(xiàn)場總線協(xié)議標(biāo)準(zhǔn)的RFID讀寫設(shè)備，有效解決工業(yè)控制場合中RFID讀寫設(shè)備與現(xiàn)場控制設(shè)備之間的無縫數(shù)據(jù)交換，使用方便，用途廣。本實用新型結(jié)構(gòu)新穎獨特，采用R2000超高頻RFID讀寫芯片實現(xiàn)現(xiàn)場被管理設(shè)備的資料信息讀寫，通過主控CPU將有關(guān)資料通過集成的現(xiàn)場總線接口傳送到相關(guān)現(xiàn)場控制設(shè)備中，實現(xiàn)對被控設(shè)備的準(zhǔn)確識別和有效控制。多種協(xié)議總線接口的實現(xiàn)，在RFID讀卡設(shè)備與現(xiàn)場控制設(shè)備之 間架起了一座通暢的“信息橋”，是射頻識別讀寫器上的創(chuàng)新。
權(quán)利要求1.一種多種數(shù)據(jù)總線接口的射頻識別讀寫器，包括有殼體及殼體內(nèi)的控制電路，其特征在于，控制電路包括微處理器(3)、RFID讀卡器(I)、RFID天線(2)、現(xiàn)場總線接口電路(5)和電源電路(6)，微處理器(3)構(gòu)成核心板模塊，分別與現(xiàn)場總線接口電路(5)、RFID讀卡器(I)和調(diào)試接口模塊(4 )相連，RFID讀卡器(I)上裝有RFID天線(2 )，電源電路(6 )分別與現(xiàn)場總線接口電路(5 )、RFID讀卡器(I)、RFID天線(2 )、微處理器(3 )、調(diào)試接口模塊(4)的電源端相連。
2.根據(jù)根據(jù)權(quán)利要求1所述的多種數(shù)據(jù)總線接口的射頻識別讀寫器，其特征在于，所述的核心板模塊包括微處理器電路A、片外存儲器電路B、以太網(wǎng)接口電路C和外部連接口D，外部連接口 D由插口 P1、P2經(jīng)調(diào)試接口 JTAG接微處理器Ul，微處理器Ul的16腳、18腳經(jīng)并連的電容C3、C4接地，構(gòu)成系統(tǒng)時鐘晶振電路；微處理器Ul的100腳、I腳、2腳、3腳、4腳、5腳、14腳構(gòu)成JTAG調(diào)試接口，通過連接器Jl將調(diào)試信號引出；微處理器Ul中的17腳接復(fù)位模塊U6的2腳，復(fù)位模塊U6的3腳通過按鍵SWl接地，構(gòu)成微處理器Ul的復(fù)位電路，用于微處理器Ul的復(fù)位控制； 所述的片外存儲器電路B包括集成存儲塊U2、集成存儲塊U3、集成存儲塊U4，集成存儲塊U2的5腳與集成存儲塊U3、集成存儲塊U4的I腳并聯(lián)后連接到集成存儲塊Ul的60腳，集成存儲塊U2的6腳與集成存儲塊U3、集成存儲塊U4的2腳并聯(lián)后連接到集成存儲塊Ul的62腳，集成存儲塊U2的2腳與集成存儲塊U3、集成存儲塊U4的8腳并聯(lián)后連接到集成存儲塊Ul的61腳；集成存儲塊U2的I腳與集成存儲塊Ul的59腳相連，集成存儲塊U3的4腳與集成存儲塊Ul的63腳相連，集成存儲塊U4的4腳與集成存儲塊Ul的58腳相連；集成存儲塊U2的4腳以及集成存儲塊U3、集成存儲塊U4的7腳接地；集成存儲塊U2的3腳、7腳分別通過電阻R3、R4連接到電源3V3D上，集成存儲塊U3的3腳、5腳分別通過電阻R5、R6連接到電源3V3D上，集成存儲塊U4的3腳、5腳分別通過電阻R7、R8連接到電源3V3D 上； 所述的以太網(wǎng)接口電路C包括以太網(wǎng)接口芯片U5、有源晶振Y3，有源晶振Y3的4腳接到電源3V3B上，有源晶振Y3的I腳與4腳通過電阻R2相連，3腳直接連接到以太網(wǎng)接口芯片U5的34腳上；以太網(wǎng)接口芯片U5的34腳、3腳、4腳、2腳、40腳、43腳、44腳、41腳、31腳、30腳分別連接到微處理器Ul的88腳、95腳、94腳、93腳、92腳、91腳、90腳、89腳、87腳、86腳；以太網(wǎng)接口芯片U5的39腳通過電阻Rl連接到電源3V3B上；以太網(wǎng)接口芯片U5的24腳通過電阻R13接地；以太網(wǎng)接口芯片U5的13腳、14腳、16腳、17腳為網(wǎng)絡(luò)接口端，分別通過電阻R11、R12、R9、R10連接到電源3V3B上，電容C5、C6為電源濾波電容，電容C5一端接地，另一端接電源3V3B、電阻R9、R10的共端，電容C6 —端接地，另一端接電源3V3B、電阻R11、R12的共端； 所述的外部連接口 D包括2個50腳的雙排直插排針接插件，將核心板上的信號與外圍電路連接。
3.根據(jù)根據(jù)權(quán)利要求1所述的多種數(shù)據(jù)總線接口的射頻識別讀寫器，其特征在于，所述的微處理器與RFID讀卡器的接口電路，包括微處理器Ul、讀卡器芯片U300、高精度溫度補償晶振U301，RFID讀卡器為讀卡器芯片U300，微處理器Ul的43腳、44腳、45腳、51腳、52腳分別通過電阻R304、R303、R302、R301、R300與讀卡器芯片U300的34腳、35腳、36腳、37腳、40腳相連;微處理器Ul的68腳、69腳、70腳、53腳、40腳、21腳、20腳分別與讀卡器芯片U300的71腳、39腳、41腳、42腳、31腳、30腳、45腳相連，讀卡器芯片U300的46腳接電源3V3，電容C305飛308為電源濾波電容組合；高精度溫度補償晶振U301的I腳、2腳接地，高精度溫度補償晶振U301的4腳與讀卡器芯片U300的47腳相連，并接有電容C30(TC304的濾波電容組，高精度溫度補償晶振U301的3腳通過電容C309連接到讀卡器芯片U300的49腳上。
4.根據(jù)根據(jù)權(quán)利要求1所述的多種數(shù)據(jù)總線接口的射頻識別讀寫器，其特征在于，所述的現(xiàn)場總線接口電路包括E、F、G、H四部分，E部分包括插口集成塊U200、U201、JP200以及電阻R20(TR202、電容C20(TC204，插口集成塊U200的2、4、8腳接內(nèi)部數(shù)字地，1、6腳接電源Vcc ;插口集成塊U200的3腳連接微處理器Ul的63腳，用于數(shù)據(jù)接收；5腳通過電阻R200與電容C200的并聯(lián)組件與微處理器Ul的58腳連接，用于控制RS485接口器件的收發(fā)轉(zhuǎn)換；7腳通過電阻R201與電容C201的并聯(lián)電路與微處理器Ul的62腳相連，用于數(shù)據(jù)發(fā)送；插口集成塊U200的9和15腳接外部總線地；16腳和12腳相連并接在外部電源Vdd上；插口集成塊U200的11腳與插口集成塊U201的4腳相連；插口集成塊U200的14腳通過電阻R202與電容C203的并聯(lián)電路與插口集成塊U201的I腳相連；電容C202、204為電源濾波電容；插口集成塊JP200采用D型9針連接器插座，插口集成塊U201的6腳、7腳分別與插口集成塊JP200的3腳、8腳相連接，插口集成塊JP200的I腳接機殼屏蔽地，5腳接外部總線地； F部分為CAN總線接口，包括插口集成塊U202、U203、JP201以及電阻R203 R205、電容C205 C209，插口集成塊U202的I腳通過電阻R203與電容C205的并聯(lián)組件與微處理器Ul的56腳相連，插口集成塊U202的3腳與微處理器Ul的57腳相連，插口集成塊U202的2腳接系統(tǒng)電源Vcc，4腳接系統(tǒng)地，插口集成塊U202的5腳接總線地，7腳接外部電源Vdd，8腳與插口集成塊U203的I腳相連，6腳通過電阻R204與電容C208的并聯(lián)組件與插口集成塊U203的4腳相連，插口集成塊U203的8腳通過電阻R205接總線地，插口集成塊JP201為外部總線連接端子，采用鳳凰3.81間距電路板焊接式端子，電容C206、C207、C209為電源濾波電容； G部分為設(shè)備調(diào)試RS232接口 JP202，設(shè)備調(diào)試RS232接口 JP202的3腳、2腳分別與插口集成塊U204的7腳、8腳相連，設(shè)備調(diào)試RS232接口 JP202的5腳接地； H部分為USB接口 JP203，USB接口 JP203的4腳接地，2腳、3腳分別經(jīng)導(dǎo)線及電阻R206、R207與微處理器Ul的30腳、29腳相連，兩導(dǎo)線分別經(jīng)并聯(lián)的電阻R208、R209及并聯(lián)的電容 C215、C216 接地。
專利摘要本實用新型涉及多種數(shù)據(jù)總線接口的射頻識別讀寫器，可有效解決工業(yè)控制場合中RFID讀寫設(shè)備與現(xiàn)場控制設(shè)備之間的無縫數(shù)據(jù)交換的問題，其解決的技術(shù)方案是，包括有殼體及殼體內(nèi)的控制電路，控制電路是由微處理器、RFID讀卡器、RFID天線、現(xiàn)場總線接口電路和電源電路，微處理器構(gòu)成核心板模塊，分別與現(xiàn)場總線接口電路、RFID讀卡器和和調(diào)試接口模塊相連，RFID讀卡器上裝有RFID天線，電源電路分別與現(xiàn)場總線接口電路、RFID讀卡器、RFID天線、微處理器、調(diào)試接口模塊的電源端相連，本實用新型采用模塊化結(jié)構(gòu)，結(jié)構(gòu)簡單，體積小，易生產(chǎn)制造，攜帶使用方便，具有很好的適應(yīng)性，可以廣泛用于需要進行RFID標(biāo)簽識別的自動化控制系統(tǒng)中。
文檔編號G06K17/00GK203149601SQ20122072700
公開日2013年8月21日 申請日期2012年12月26日 優(yōu)先權(quán)日2012年12月26日
發(fā)明者周慶民, 王中心, 蘭濤, 陳中偉, 潘勇 申請人:云南卓沛科技有限公司