專利名稱：一種基于三模冗余的星載綜合電子系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及皮衛(wèi)星的綜合電子系統(tǒng)，尤其涉及皮衛(wèi)星的數(shù)據(jù)處理和數(shù)據(jù)存儲的綜合電子系統(tǒng)。
背景技術(shù)：
皮衛(wèi)星是指重量為公斤級的微小衛(wèi)星。與大衛(wèi)星相比，它有成本低廉、制造和發(fā)射周期短、應(yīng)急反應(yīng)快的優(yōu)勢。綜合電子系統(tǒng)是皮衛(wèi)星的數(shù)據(jù)和指令樞紐，主要承擔(dān)皮衛(wèi)星的數(shù)據(jù)處理、數(shù)據(jù)存
儲、數(shù)據(jù)傳輸及指令收發(fā)和響應(yīng)等重要任務(wù)，是皮衛(wèi)星的重要組成部分，它的性能與可靠性很大程度上代表了整個皮衛(wèi)星的性能與可靠性。公開號為102624439A的發(fā)明專利申請公開了一種多功能的皮衛(wèi)星的集成檢測設(shè)備，包括無線通信鏈路模塊、有線綜合測試模塊、溫度采集控制模塊、太陽能電池模擬器接口模塊、控制模塊、數(shù)據(jù)發(fā)送接收模塊和PC控制臺，其中，所述無線通信鏈路模塊、有線綜合測試模塊、溫度采集控制模塊、太陽能電池模擬器接口模塊的輸入端皆與控制模塊的輸出端連接，所述控制模塊的輸入端與所述數(shù)據(jù)發(fā)送接收模塊的輸出端連接，所述數(shù)據(jù)發(fā)送接收模塊的輸入端與PC控制臺的輸出端連接；所述無線通信鏈路模塊包括下行鏈路單元和上行鏈路單元，所述下行鏈路單元用于接收皮衛(wèi)星下行射頻信號并將其解調(diào)為數(shù)字基頻信號并輸出到控制模塊；所述上行鏈路單元將數(shù)字基頻信號調(diào)制到上行射頻信號并通過天線輸出到皮衛(wèi)星；所述有線綜合測試模塊包括第一 UART虛擬主機、電平轉(zhuǎn)換芯片和標(biāo)準串口 ；所述有線綜合測試模塊用于將控制模塊發(fā)送的指令和數(shù)據(jù)通過標(biāo)準串口輸出到皮衛(wèi)星綜合測試接口，并將皮衛(wèi)星返回的數(shù)據(jù)通過標(biāo)準串口接收；所述溫度采集控制模塊包括溫度采集單元和溫度控制執(zhí)行單元，所述溫度采集單元采集溫度數(shù)據(jù)，所述的控制模塊通過IIC總線讀取溫度傳感器中的溫度數(shù)據(jù)；所述溫度控制執(zhí)行單元包括加熱驅(qū)動器和加熱片，加熱驅(qū)動器根據(jù)控制模塊的控制信號來決定加熱片的開和關(guān)從而實現(xiàn)對衛(wèi)星表面溫度的控制；所述太陽能電池模擬器接口模塊包括第二 UART虛擬主機、電平轉(zhuǎn)換芯片、標(biāo)準串口 ；所述太陽能電池模擬器接口模塊用于將控制模塊發(fā)送的指令和數(shù)據(jù)通過標(biāo)準串口輸出到太陽能電池模擬器，并將太陽能電池模擬器返回的電流、電壓數(shù)據(jù)通過標(biāo)準串口接收；所述控制模塊包括數(shù)字信號處理器、SDRAM和FLASH ;其中FLASH是數(shù)字信號處理器代碼的存儲空間，SDRAM是數(shù)字信號處理器運行過程中數(shù)據(jù)、代碼的暫存空間；數(shù)字信號處理器負責(zé)接收從數(shù)據(jù)發(fā)送接收模塊來的指令與數(shù)據(jù)并進行解析，進而向無線通信鏈路模塊、有線綜合測試模塊、太陽能電池模擬器接口模塊發(fā)送指令并接收這些模塊返回的數(shù)據(jù)轉(zhuǎn)發(fā)至數(shù)據(jù)發(fā)送接收模塊；數(shù)字信號處理器同時負責(zé)分析從溫度采集控制模塊采集來的溫度數(shù)據(jù)并不斷發(fā)出控制信號；所述數(shù)據(jù)發(fā)送接收模塊包括USB數(shù)據(jù)通路單元和以太網(wǎng)數(shù)據(jù)通路單元；所述USB數(shù)據(jù)通路單元負責(zé)將數(shù)據(jù)在PC控制臺與控制模塊之間進行轉(zhuǎn)發(fā)；所述以太網(wǎng)數(shù)據(jù)通路單元負責(zé)將數(shù)據(jù)在PC控制臺與控制模塊之間以以太網(wǎng)協(xié)議進行轉(zhuǎn)發(fā)；所述PC控制臺用于接收所述數(shù)據(jù)發(fā)送接收模塊發(fā)送的數(shù)據(jù)，進行皮衛(wèi)星的下傳數(shù)據(jù)解析，以及對來自所述溫度采集控制模塊、太陽能電池模擬器接口模塊的數(shù)據(jù)進行處理；同時發(fā)送指令到所述數(shù)據(jù)發(fā)送接收模塊，控制集成檢測設(shè)備完成皮衛(wèi)星數(shù)據(jù)上傳，控制溫度采集控制模塊、太陽能電池模擬器接口模塊進行工作。該發(fā)明主要集成了皮衛(wèi)星多種測試設(shè)備的功能，主要用于皮衛(wèi)星發(fā)射前的地面測試，對數(shù)據(jù)處理的可靠性未進行相關(guān)設(shè)計，對數(shù)據(jù)存儲系統(tǒng)的壽命問題未進行解決。

發(fā)明內(nèi)容
本發(fā)明提供了一種可靠性較高的星上綜合電子系統(tǒng)，綜合電子系統(tǒng)是皮衛(wèi)星的重要組成系統(tǒng)之一，主要用于皮衛(wèi)星的數(shù)據(jù)處理和數(shù)據(jù)存儲，其融合的三模冗余技術(shù)、虛擬DMA技術(shù)和其緩存設(shè)計能有效提高星載綜合電子系統(tǒng)的可靠性，從而提高皮衛(wèi)星的可靠性和壽命。一種基于三模冗余的星載綜合電子系統(tǒng)，包括數(shù)據(jù)處理模塊、數(shù)據(jù)存儲模塊、接口·擴展模塊和供電模塊；所述數(shù)據(jù)處理模塊與接口擴展模塊相連接；所述數(shù)據(jù)處理模塊與所述數(shù)據(jù)存儲模塊相連接；所述數(shù)據(jù)處理模塊采用了基于時鐘同步的三模冗余設(shè)計；所述數(shù)據(jù)存儲模塊采用了緩存加主存的設(shè)計方案；所述數(shù)據(jù)處理模塊和接口擴展模塊之間采用了虛擬DMA設(shè)計；所述供電模塊輸出分別與數(shù)據(jù)處理模塊輸入、數(shù)據(jù)存儲模塊輸入相連接。所述的數(shù)據(jù)處理模塊包括3片同構(gòu)主控DSP、FPGA以及3片相同的用于同構(gòu)主控DSP加載的SPI Serial FLASH組成；所述3片同構(gòu)主控DSP是數(shù)據(jù)處理的運算單元，3片同構(gòu)主控DSP所運行的程序完全相同；所述FPGA實現(xiàn)了所述的數(shù)據(jù)處理模塊的三模冗余單元、虛擬DMA單元和循環(huán)加載單元；所述SPI Serial FLASH用于存儲3片同構(gòu)主控DSP程序，3片SPI Serial FLASH各自存儲一份同構(gòu)主控DSP程序；所述3片同構(gòu)主控DSP通過EMIFA 口與所述FPGA實現(xiàn)的三模冗余單元相連接，所述FPGA實現(xiàn)的三模冗余單元與所述FPGA實現(xiàn)的虛擬DMA單元相連接，所述FPGA實現(xiàn)的虛擬DMA單元與所述接口擴展模塊相連接；所述3片同構(gòu)主控DSP通過加載用SPI 口與所述FPGA實現(xiàn)的循環(huán)加載單元相連接，所述FPGA實現(xiàn)的循環(huán)加載單元與所述SPI SerialFLASH相連接。進一步，所述的數(shù)據(jù)處理模塊的3片同構(gòu)主控DSP運用了循環(huán)加載同步啟動的設(shè)計方案，此方案是三模冗余系統(tǒng)時鐘同步的基礎(chǔ)。方案如下所述FPGA實現(xiàn)的循環(huán)加載單元首先對所述3片SPI Serial FLASH存儲的同構(gòu)主控DSP程序進行三取二判決，然后控制3片同構(gòu)主控DSP根據(jù)判決結(jié)果依次加載，最后在3片同構(gòu)主控DSP加載完成后同步復(fù)位3片同構(gòu)主控DSP，獲得3片同構(gòu)主控DSP同步運行的狀態(tài)。進一步，所述的數(shù)據(jù)處理模塊中為了使3個同構(gòu)主控DSP時鐘同頻率同相位，設(shè)計使用同一系統(tǒng)時鐘源通過所述FPGA的PLL之后同時給3個同構(gòu)主控DSP提供時鐘，并且在PCB布局布線時，所述FPGA分別與3片同構(gòu)主控DSP的時鐘線等長等阻抗。進一步，所述FPGA實現(xiàn)的三模冗余單元，把3個同構(gòu)主控DSP的輸出結(jié)果進行三取二判定，把判定結(jié)果作為數(shù)據(jù)處理模塊的輸出結(jié)果，能有效提高處理結(jié)果的可靠性。并通過判定結(jié)果，能獲得3個同構(gòu)主控DSP的工作狀態(tài)，再根據(jù)3個同構(gòu)主控DSP的工作狀態(tài)去控制3個同構(gòu)主控DSP的工作模式，使系統(tǒng)能在單模、雙模、三模狀態(tài)下正常工作。
進一步，所述數(shù)據(jù)處理模塊與所述接口擴展模塊之間是FPGA實現(xiàn)的虛擬DMA單元，虛擬DMA單元主要通過在數(shù)據(jù)處理模塊和接口擴展模塊之間加入系統(tǒng)緩存和響應(yīng)的邏輯設(shè)計，能有效調(diào)和同構(gòu)主控DSP的EMIFA接口數(shù)據(jù)傳輸速度遠大于接口模塊數(shù)據(jù)傳輸速度的矛盾，有效提高同構(gòu)主控DSP的利用率。所述數(shù)據(jù)存儲模塊包括若干片存儲容量為2M bit但有效讀寫次數(shù)達IO14量級的鐵電存儲器、若干片存儲容量為4G Byte讀寫次數(shù)只有IO6量級的FLASH組成，所述鐵電存儲器作為緩存，所述FLASH作為主存儲器，在相同讀寫操作過程中，此種設(shè)計可以減少主存儲器的讀寫次數(shù)，延長主存儲器的使用壽命。優(yōu)選地，所述數(shù)據(jù)存儲模塊包括1片存儲容量為2M bit但有效讀寫次數(shù)達IO14量級的鐵電存儲器、I片存儲容量為4G Byte讀寫次數(shù)只有IO6量級的FLASH組成，所述鐵電存儲器作為緩存，所述FLASH作為主存儲器。所述接口擴展模塊包括12路SPI接口，6路UART接口，7路I2C接口組成；所述接口均由所述FPGA實現(xiàn)；6路UART接口中有I路UART接口提供了由LVTTL到RS232的電平轉(zhuǎn)換功能。本發(fā)明完成了一種高可靠性、長壽命、高效率的星載綜合電子系統(tǒng)。本發(fā)明使用了3片同構(gòu)主控DSP和FPGA組成的基于三模冗余功能的數(shù)據(jù)處理模塊，在所述FPGA實現(xiàn)的所述的數(shù)據(jù)處理模塊的三模冗余單元、虛擬DMA單元和循環(huán)加載單元的控制下，該數(shù)據(jù)處理模塊不僅能實現(xiàn)3片同構(gòu)主控DSP運算結(jié)果的三取二判定，提高數(shù)據(jù)處理單元處理結(jié)果的可靠性，而且能實時監(jiān)測3片同構(gòu)主控DSP的工作狀態(tài)，在有I片或者兩片主控DSP發(fā)生可逆轉(zhuǎn)的故障時，可以啟動其故障恢復(fù)功能，可以遙控其故障恢復(fù)；在有I片或者兩片主控DSP發(fā)生不可逆轉(zhuǎn)的故障時，可以通過工作模式管理模塊切換成雙模和單模狀態(tài)，使整個數(shù)據(jù)處理單元能夠繼續(xù)正常工作。本發(fā)明的數(shù)據(jù)存儲模塊采用了主存加緩存的存儲系統(tǒng)模式，能有效解決由于大容量主存儲器讀寫壽命有限帶來的存儲器壽命問題。本發(fā)明在數(shù)據(jù)處理模塊和接口擴展模塊之間設(shè)計了虛擬DMA單元，在沒有操作系統(tǒng)的支持下，能夠解決主控DSP輸出接口 EMIFA速度遠大于擴展接口速度的矛盾，能提高主控DSP的利用率。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益的技術(shù)效果I)相對于普通星載綜合電子系統(tǒng)，本發(fā)明提供了一個高可靠性的主控數(shù)據(jù)處理模塊，從系統(tǒng)設(shè)計的角度有效的降低了由于空間粒子所帶來的隨機錯誤的影響，而且能在有I片或者兩片主控DSP發(fā)生故障的極端情況下得以繼續(xù)正常工作。2)本發(fā)明采用了虛擬DMA技術(shù)，有效的解決了大部分有效載荷接口速率低與主控DSP運算速度高之間的矛盾，而且提供了跟所設(shè)計的虛擬DMA單元兼容的接口擴展模塊。3)本發(fā)明采用了緩存加主存的數(shù)據(jù)存儲模式，解決了由于大容量存儲器讀寫次數(shù)有限帶來的壽命短的問題。


圖I是本發(fā)明的數(shù)據(jù)處理模塊、接口擴展模塊、供電模塊、數(shù)據(jù)存儲模塊之間的關(guān)系的不意圖。圖2是本發(fā)明的數(shù)據(jù)處理模塊主控DSP的循環(huán)加載及相關(guān)控制的示意圖。
圖3是本發(fā)明的虛擬DMA單元與接口擴展模塊和數(shù)據(jù)處理模塊之間工作示意圖。圖4是本發(fā)明的供電模塊的示意圖。圖5是本發(fā)明主控DSP時鐘供給的示意圖。圖6是本發(fā)明數(shù)據(jù)存儲模塊原理的示意圖。
具體實施例方式
下面結(jié)合實施例和附圖來詳細說明本發(fā)明。所述基于三模冗余的星載綜合電子系統(tǒng)，包括數(shù)據(jù)處理模塊、數(shù)據(jù)存儲模塊、接口擴展模塊和供電模塊。如圖I所示，基于三模冗余的星載綜合電子系統(tǒng)各模塊或單元之間的連接情況數(shù)據(jù)處理模塊由三個同構(gòu)主控DSP、三模冗余單元、虛擬DMA單元和循環(huán)加載模塊組成，主要承擔(dān)數(shù)據(jù)處理和數(shù)據(jù)流控制的功能；數(shù)據(jù)存儲模塊主要緩存和主存構(gòu)成，·主要承擔(dān)數(shù)據(jù)存儲功能；接口擴展模塊主要與虛擬DMA兼容的接口主機構(gòu)成，主要為系統(tǒng)與外部數(shù)據(jù)交換提供相應(yīng)的接口。數(shù)據(jù)處理模塊融合了三模冗余功能，其主要優(yōu)點是，可以有效提高數(shù)據(jù)處理的可靠性，有效提高主控DSP的效率。其相應(yīng)的難點在于三模冗余系統(tǒng)的實現(xiàn)以及解決主控DSP的EMIFA 口數(shù)據(jù)傳輸速率遠大于擴展接口速度的矛盾的問題。三模冗余系統(tǒng)的實現(xiàn)難點在于3片主控DSP的同步問題，同步問題分為兩個方面來解決:第一，為3個同構(gòu)主控DSP提供同頻率同相位的時鐘如圖5所示，時鐘芯片通過FPGA的PLL變換成主控DSP需要的時鐘頻率，再通過FPGA統(tǒng)一提供給3個主控DSP，時鐘在通過FPGA的PLL之后，在輸出之前需要加DDR2模塊，以便在FPGA內(nèi)得到相同的延時，在PCB板設(shè)計時，圖5中A、B、C三條時鐘線需要等長等阻抗，以保證3條時鐘供應(yīng)的通道的傳輸函數(shù)相同，以保證3片主控DSP的時鐘輸入是同頻率同相位。第二，3片同構(gòu)主控DSP需要同步啟動如圖2所示，循環(huán)加載單元由FPGA實現(xiàn)，整個加載過程由FPGA控制，當(dāng)接到加載命令時，F(xiàn)PGA把主控DSP程序進行三取二判定之后，依次完成對3片主控DSP加載，在3片主控DSP全部完成加載之后再對3片主控DSP進行同步啟動，這樣能保證3片主控DSP能夠完成初始狀態(tài)的同步。在主控DSP出現(xiàn)非硬件故障的前提下，可以通過重新啟動加載命令來完成系統(tǒng)修復(fù)，在I片或者兩片主控DSP出現(xiàn)不可逆故障時，系統(tǒng)可以切換成雙模和單模模式繼續(xù)工作。本實施方式提供了解決主控DSP的EMIFA 口數(shù)據(jù)傳輸速率遠大于擴展接口速度矛盾問題的簡單方法，所述的虛擬DMA單元沒有傳統(tǒng)意義上的DMA那么復(fù)雜，但能有效解決所述問題。如圖3所示，虛擬DMA由FPGA實現(xiàn)，主要由A、B兩片緩存組成，每個接口主機對應(yīng)一個虛擬DMA。當(dāng)DSP需要向外發(fā)送數(shù)據(jù)時，主要以很快的速度把需要發(fā)送的數(shù)據(jù)存儲在DMA的一片緩存里，同時把控制命令寫入接口主機的控制寄存器，完成上述操作之后，主控DSP可進行其他運算，當(dāng)接口主機完成相應(yīng)的數(shù)據(jù)發(fā)送任務(wù)之后，把發(fā)送完成的信息反饋給主控DSP即可；當(dāng)主控DSP需要讀取數(shù)據(jù)時，只需把相應(yīng)的讀控制命令寫入接口主機的控制寄存器中即可，之后，主控DSP可以進行其他運算操作，當(dāng)接口主機把需要的數(shù)據(jù)讀取之后并存儲在虛擬DMA的緩存里，然后把讀取完成的信息反饋給主控DSP，主控DSP可以快速從虛擬DMA緩存里讀取需要的數(shù)據(jù)。之所以需要兩片緩存，主要是在主控DSP和外部之間實現(xiàn)半雙工的數(shù)據(jù)收發(fā)。數(shù)據(jù)存儲模塊需要解決的問題是大容量存儲器可擦寫數(shù)有限(IO6或者IO7量級)與航天器存儲器被頻繁擦寫操作之間的矛盾。本實施方式用主存加緩存的存儲系統(tǒng)解決所述矛盾。如圖6所示，緩存是鐵電存儲器，此存儲器的優(yōu)點是可擦寫次數(shù)可達IO14量級，近似于可無限次擦寫，缺點是容量小，成本高；主存是NAND FLASH，此存儲器的優(yōu)點是存儲容量大，成本相對較低，缺點是可擦寫次數(shù)只有IO6量級，讀寫壽命短。當(dāng)主控DSP需要少量數(shù)據(jù)存取時，可選擇存儲在緩存里，當(dāng)緩存數(shù)據(jù)存滿之后，一次性將緩存里的數(shù)據(jù)存入主存；當(dāng)主控DSP需要一次性輸入大量數(shù)據(jù)時，可選擇直接存入主存。因此，所述數(shù)據(jù)存儲模塊中融合了鐵電存儲器和NAND FALSH的優(yōu)點，同時很大程度上削弱了他們的缺點所帶來的影響，有效的現(xiàn)實了數(shù)據(jù)存儲模塊大容量長存儲壽命的優(yōu)點。緩存大小和主存大小可根據(jù)實際需求進行選擇。 供電模塊如圖4所示，主要器件單獨供電，不僅避免了 3片同構(gòu)主控DSP工作狀態(tài)的相互影響(當(dāng)I個主控DSP因硬件故障工作不正常時，不影響其他兩個主控DSP的正常工作)，而且提供了工作模式切換操作時的供電的可控性，可以實現(xiàn)對任意主控DSP的供電控制，在雙模和單模模式下，切斷不需要供電的主控DSP的供電鏈路，減少不工作主控DSP的靜態(tài)功耗。
權(quán)利要求
1.一種基于三模冗余的星載綜合電子系統(tǒng)，包括數(shù)據(jù)處理模塊、數(shù)據(jù)存儲模塊、接口擴展模塊和供電模塊，其特征在于所述數(shù)據(jù)處理模塊與接口擴展模塊相連接；所述數(shù)據(jù)處理模塊與所述數(shù)據(jù)存儲模塊相連接；所述供電模塊輸出分別與數(shù)據(jù)處理模塊輸入、數(shù)據(jù)存儲模塊輸入相連接； 所述數(shù)據(jù)處理模塊采用基于時鐘同步的三模冗余設(shè)計；所述的數(shù)據(jù)處理模塊包括3片同構(gòu)主控DSP、FPGA以及3片相同的用于同構(gòu)主控DSP加載的SPI Serial FLASH組成；所述3片同構(gòu)主控DSP為數(shù)據(jù)處理的運算單元，運行相同的程序； 所述FPGA用于實現(xiàn)所述的數(shù)據(jù)處理模塊的三模冗余單元、虛擬DMA單元、循環(huán)加載單元和所述接口擴展模塊； 所述SPI Serial FLASH用于存儲3片同構(gòu)主控DSP程序，3片SPI SerialFLASH各自存儲一份同構(gòu)主控DSP程序； 所述3片同構(gòu)主控DSP通過EMIFA 口與所述FPGA實現(xiàn)的三模冗余單元相連接，所述FPGA實現(xiàn)的三模冗余單元與所述FPGA實現(xiàn)的虛擬DMA單元相連接，所述FPGA實現(xiàn)的虛擬DMA單元與所述接口擴展模塊相連接； 所述3片同構(gòu)主控DSP通過加載用SPI 口與所述FPGA實現(xiàn)的循環(huán)加載單元相連接，所述FPGA實現(xiàn)的循環(huán)加載單元與所述SPI Serial FLASH相連接； 所述的數(shù)據(jù)存儲模塊包括若干片鐵電存儲器和若干片NAND FLASH組成，所述鐵電存儲器作為緩存，所述NAND FLASH作為主存儲器。
2.根據(jù)權(quán)利要求I所述的基于三模冗余的星載綜合電子系統(tǒng)，其特征在于所述的數(shù)據(jù)處理模塊的3個同構(gòu)主控DSP采用循環(huán)加載同步啟動。
3.根據(jù)權(quán)利要求I或2所述的基于三模冗余的星載綜合電子系統(tǒng)，其特征在于所述的數(shù)據(jù)處理模塊中3個同構(gòu)主控DSP時鐘同頻率同相位，同一系統(tǒng)時鐘源通過所述FPGA的PLL之后同時給3個同構(gòu)主控DSP提供時鐘。
4.根據(jù)權(quán)利要求I所述的基于三模冗余的星載綜合電子系統(tǒng)，其特征在于所述的數(shù)據(jù)存儲模塊由I片鐵電存儲器和I片NAND FLASH組成。
5.根據(jù)權(quán)利要求I所述的基于三模冗余的星載綜合電子系統(tǒng)，其特征在于所述接口擴展模塊包括12路SPI接口，6路UART接口，7路I2C接口，6路UART接口中有I路UART接口提供了由LVTTL到RS232的電平轉(zhuǎn)換功能。
6.根據(jù)權(quán)利要求5所述的基于三模冗余的星載綜合電子系統(tǒng)，其特征在于所述接口擴展模塊與所述FPGA實現(xiàn)的虛擬DMA兼容。
全文摘要
本發(fā)明公開了一種基于三模冗余的用于皮衛(wèi)星的數(shù)據(jù)處理和數(shù)據(jù)存儲的星載綜合電子系統(tǒng)，包括數(shù)據(jù)處理模塊、數(shù)據(jù)存儲模塊、接口擴展模塊和供電模塊，數(shù)據(jù)處理模塊與接口擴展模塊相連接；數(shù)據(jù)處理模塊與所述數(shù)據(jù)存儲模塊相連接；供電模塊輸出分別與數(shù)據(jù)處理模塊輸入、數(shù)據(jù)存儲模塊輸入相連接；數(shù)據(jù)處理模塊融合了三模冗余思想，具有高可靠性，一定程度避免了隨機錯誤所帶來的影響；數(shù)據(jù)存儲模塊采用的緩存加主存的方式，能夠在低成本的基礎(chǔ)上實現(xiàn)存儲模塊大容量、長壽命的目標(biāo)；數(shù)據(jù)處理模塊與接口擴展模塊之間融合了虛擬DMA思想，簡單有效的解決了因數(shù)據(jù)處理模塊外部接口速度比擴展接口速度快而引起的數(shù)據(jù)處理模塊處理能力浪費的問題。
文檔編號G06F13/40GK102945217SQ20121038552
公開日2013年2月27日 申請日期2012年10月11日 優(yōu)先權(quán)日2012年10月11日
發(fā)明者陳江渝, 王慧泉, 金仲和, 汪宏浩 申請人:浙江大學(xué)